阵列处理机曹强计算机学院武汉光电国家实验室信息.pptVIP

12.3 阵列处理机实例 可把大于16的任意长度的向量按16个分量的标准长度分为若干段，依次在时间上重叠起来进行处理。 实现不同向量指令的重叠执行。 数据保存在由17个存储体组成的并行存储器中，每个存储体的容量可达512K字，存储周期为160ns。 （一个无冲突访问存储器 ） 控制处理机 控制并行处理机，提供与系统管理机相连的接口。 标量处理单元：处理存储在指令/控制存储器中的全部操作系统和用户程序的指令。 12.3 阵列处理机实例 全部的向量指令以及某些成组运算的标量指令被送给并行处理机控制器。在经过合格性检查之后，并行处理机控制器将指令转换为微操作序列去控制16个AE操作。 指令/控制存储器的容量为256K字，存储周期为160ns，字长为56位，其中8位是校验位，提供单错校正和双错检测的能力。 控制维护单元：系统管理机与控制处理机的接口，用来对控制处理机进行初始化以及监控命令的通信和维护。 12.3 阵列处理机实例 文件存储器 BSP直接控制下的唯一外围设备。 BSP程序执行过程中所产生的暂存文件和输出文件都是先存放在文件存储器中，然后才被送给系统管理机，输出给用户。 文件存储器的数据传输率较高，大大缓解了I/O受限问题 。 BSP并行存储器 由17个存储体组成 可以实现无冲突访问 12.3 阵列处理机实例 实现无冲突访问的硬件支持： 质数个存储器端口（存储体数是质数17） 存储端口和AE之间的交叉开关（对准网络） 特殊的存储器地址生成机构 讨论一台含N个AE和M个存储体的类BSP机的情况。 地址映像规则 先将二维数组按列优先或者按行优先的顺序变换为一维数组，以形成一个一维线性地址空间，地址用A表示。 然后将地址A变换成并行存储器地址（i，j）。 其中：j 是存储体体号， j＝A (mod M) 12.3 阵列处理机实例 i：在相应存储体内的地址，i= 。 存储体的个数M是一个质数。 一个比较简单的例子 设并行存储器的体数M＝7（质数），运算单元数N＝6。 考虑下述4×5的数组： 12.3 阵列处理机实例 按上述地址映像规则，将这个4×5二维数组在M＝7、N＝6的并 行存储器中存储的情况 ： 以Illiac Ⅳ为例，讨论阵列处理机的算法。 有限差分问题 把一个有规则的网格覆盖在整个场域上，用网格点上的变量值写出差分方程组以代替场方程来进行计算。 描述平面场的拉普拉斯方程 12.4 阵列处理机的并行算法举例 12.4 阵列处理机的并行算法举例 将二阶偏导数表示为差分形式 代入原方程，则可得有限差分计算公式 （x，y）：平面网格点坐标 h：网格间距 12.4 阵列处理机的并行算法举例 差分法求解的精度与网格间距有直接的关系，网格越小，精度越高，但求解所花费的时空开销越大。 Illiac Ⅳ在计算时，是把内部网格点分配给各个处理单元的。因此，上述计算过程可以并行地完成，从而大幅度地提高处理速度。 矩阵加 考虑两个8×8的矩阵A和B的相加，所得结果矩阵C也 是一个8×8的矩阵。 12.4 阵列处理机的并行算法举例 把A、B、C中位于相应位置的分量存放在同一PEM内。 假设： A的分量在全部64个PEM中存放的单元地址都是α； B的全部分量的地址都是α＋1； C的全部分量的地址都是α＋2。 用3条Illiac Ⅳ的汇编指令就可以实现矩阵相加。 12.4 阵列处理机的并行算法举例 LDA ALPHA ；全部A的分量由PEMi送PEi的累加器RGAi ADRN ALPHA＋1 ；全部B的分量与（RGAi）进行浮点加， 结果送RGAi STA ALPHA＋2 ；全部（RGAi）由PEi送PEMi的α＋2单元 矩阵相加存储器分配举例 12.4 阵列处理机的并行算法举例 矩阵乘 设A、B和C为3个8×8的二维矩阵。若给定A和B，则 C＝A*B的64个分量可利用下列公式计算。 0 ≤i, j≤7 12.4 阵列处理机的并行算法举例 在SISD计算机上求解，执行下列FORTRAN程序： DO 10 I＝0，7 DO 10 J＝0，7 C（I，J）＝0