数字逻辑第五章2014.ppt

CP=1期间，主触发器的G7、G8被打开，主触发器接收信号R、S，但从触发器的G3、G4被封锁，从触发器保持原状态不变； 当CP下降沿到来时，主触发器的G7、G8被封锁，把CP=1期间收到的信息保存起来，而从触发器的G3、G4被打开，主触发器的信息传送到从触发器，这样输出发生改变。CP=0期间，由于主触发器状态不会发生改变，因此输出也不变，这样在CP的一个周期内，触发器的输出也只改变一次，即在CP的下降沿处，从而解决了空翻问题。 因此，在主从JK触发器结构中，若CP为“1”期间J K发生了变化，则发生过变化的J K值看成“1”。 习题（P128）：2、5、8、10。 返回 Q Q S R 0 0 1 1 在主从RS触发器中，主触发器的状态取决于CP从“1”变为“0”的下降沿之前R和S的状态，若CP在下降沿之前R、S的状态为00，那么还需考察RS=00之前的状态。 直接置0端RD和直接置1端SD都是低电平有效，平时应该保持为高电平。 4、优点 (1)有时钟信号，可以同步工作； (2)没有约束条件； 5、存在的问题 存在“空翻”问题。 (3)有两个输入端。 5.3.5 主从JK触发器 1、电路结构 Q Q 1 G1 G2 G3 G4 G9 CP 从触发器 返回 J K CP G5 G6 G7 G8 Q` Q` 主触发器 2、状态转换表 Q Q 1 G1 G2 G3 G4 G9 CP J K CP G5 G6 G7 G8 Q` Q` 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 保持 置0 置1 翻转 保持 置0 置1 翻转 0 0 1 1 1 0 1 0 Qn J K Qn+1 注释 3、特征方程 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 4、状态简化表 5、逻辑符号 J K CP Q Q 0 1 JK 00 01 10 11 00 10 01 11 6、状态图 7、时序图 1 2 3 4 5 6 7 8 9 10 CP J K Qn主从 图 8、优点 (1)有时钟信号，可以同步工作； (2)没有约束条件； 9、存在的问题 (4)解决了“空翻”问题。 (3)有两个输入端； 存在“一次变化”问题。 在CP为“1”期间，主触发器仅能翻转一次的现象称一次变化。 造成“一次变化”的原因 Q Q J K CP 1 CP Q` Q` G7 G8 状态互补的Q和Q分别引回了门G7和G8的输入，使门G7和G8总有一个是被封锁的。 若Q=1(Q=0)时，门G7被封锁，J端不起作用。 若此时K=1，则可将Q` 置为1，Q`置为0。此后 无论J、K如何变化，主 触发器的状态(Q`、Q`) 也不会改变。 在CP从“1”变为“0”后，主触发器的状态传送到从触发器。 Q Q J K CP 1 CP Q` Q` G7 G8 因此，如果在CP=1期间J、K状态多次改变，那么只有引起一次变化的J、K值起作用，其他的都不会有影响。 一次变化问题降低了主从JK触发器的抗干扰能力。 10、使用要求 在CP=1期间J、K的状态保持不变。即将主从JK触发器的工作过程归结为十个字： “上升沿接收，下降沿改变”。 倘若在CP=1期间，叠加在J、K上面的干扰信号引起一次变化，那么将造成触发器的错误翻转。因此，工程上逐渐由边沿型JK触发器取代了主从型JK触发器。 5.3.6 边沿JK触发器 1、电路结构 ≥1 ≥1 Q Q CP J K G1 G2 S R G3 G4 G5 G6 CP=0时， G1、G2、G3、 G6被封锁， S = R =1， 所以Qn+1= Qn。 CP=1时， 触发器处于自锁状态，所以Qn+1= Qn。 CP从0变1，即CP上升沿时， 触发器由保持状态不变进入 自锁状态，所以Qn+1= Qn。 CP从1变0，即CP下降沿时， ≥1 ≥1 Q Q CP J K G1 G2 S R G3 G4 G5 G6 虽然G1、G2由于CP从1变0而被封锁，但其输出端S、R要经过一个与非门延迟才能变为1， G3、G6输出0， 触发器解除自锁状态， 所以在解除自锁的一刻，被基本RS触发器接收的R、S仍为CP下降沿到来之前的值，即： 于是由电路图可得： 所以： 2、逻辑符号 J K CP Q Q 3、特征方程 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 4、状态简化表 0 1 JK 00 01 10 11 00 10 01 11 5、