第5章 时序逻辑电路第5章时序逻辑电路第5章 时序逻辑电路第5章 时序逻辑电路.ppt

第5章 时序逻辑电路 组合逻辑电路的特征是输出的结果只与当前输入信号有关，而本章所要介绍的时序逻辑电路输出结果不仅和输入的信号有关，还与电路原来的输入和状态有关。简而言之，时序电路就是具有记忆功能的一种数字电路。 5.1 时序逻辑电路的基本概念 （1）时序逻辑电路的结构及特点 时序逻辑电路，电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路中必须含有具有记忆能力的存储器件。存储器件的种类很多，如触发器、延迟线、磁性器件等，但最常用的是触发器。 由触发器做存储器件的时序电路的基本结构框图如图所示，一般来说，它由组合电路和触发器两部分组成。 （2）时序逻辑电路的分类 按照电路状态转换情况不同，时序电路分为同步时序电路和异步时序电路两大类。 按照电路中输出变量是否和输入变量直接相关，时序电路又分为米利（Mealy）型电路和摩尔（Moore）型电路。米利型电路的外部输出Z既与触发器的状态Qn有关，又与外部输入X有关。而摩尔型电路的外部输出Z仅与触发器的状态Qn有关，而与外部输入X无关。 （3）时序逻辑电路功能的描述方法 可以用逻辑方程式、状态表、状态图、时序图来描述时序逻辑电路。 5.2 时序逻辑电路的分析和设计 分析时序逻辑电路的一般步骤为： ① 根据给定的时序电路图写出下列各逻辑方程式： 各触发器的时钟方程； 时序电路的输出方程； 各触发器的驱动方程。 ② 将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。 ③ 根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 ④ 根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 例 试分析图所示的时序逻辑电路。 解：由于图为同步时序逻辑电路，图中的 两个触发器都接至同一个时钟脉冲源CP，所以各触发器的时钟方程可以不写。 （5）画时序波形图 时序逻辑电路设计的一般步骤为： 首先根据设计要求，画出原始状态图，然后对原始状态图进行化简，对状态进行分配，选择触发器，求时钟、输出、状态、驱动方程，画出电路图，检查能否自启动。 （1）建立原始状态图并化简 设电路开始处于初始状态为S0。 第一次输入1时，由状态S0转入状态S1，并输出0； 若继续输入1，由状态S1转入状态S2，并输出0； 如果接着仍输入1，由状态S2转入状态S3，并输出1； 此后若继续输入1，电路仍停留在状态S3，并输出1。 根据上面的描述，建立原始状态图。 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。 原始状态图化简后，可以用三个状态来表示，三个状态分别用00，01和10进行编码，最后画出简化后的编码状态图。 （2）选触发器，求时钟、输出、状态、驱动方程选用2个下降沿触发的JK触发器，分别用FF0、FF1表示。画出卡诺图 （3）画电路图 5.3 寄存器 在数字电路中，寄存器就是一种在某一特定信号(通常是时钟信号)的控制下用来存储一组二进制数据的时序逻辑电路。寄存器又称数据锁存器，其功能是接收、存储和输出数据，主要由触发器和控制门组成。寄存器一般由多个触发器连接起来，采用一个公共信号进行控制，同时各个触发器的数据端口仍然各自独立地接收数据。n个触发器可以储存n位二进制数据。 8位寄存器74LS374（74HC/HCT374）是数字电路中广泛使用的一种寄存器。8位寄存器74374内部是由8个D触发器构成的，它的逻辑图和功能图如图所示。可以看出，8位寄存器74374具有8个数据输入端口D0～D7、一个时钟输入端口CP、一个三态控制端口和8个数据输出端口Q0～Q7。它的基本工作原理是：当三态控制端口有效并且有时钟上升沿到来时，寄存器将把输人数据送到输出端口上；当三态控制端口有效但没有时钟上升沿到来时，寄存器的输出端口将保持原来的状态；当三态控制端口无效时，寄存器的输出将为高阻状态。 2. 移位寄存器的基本原理移位寄存器除了接收、存储、输出数据以外，同时还能将其中寄存的数据按一定方向进行移动。它是在锁存寄存器的基础上增加了移位功能的一种特殊的寄存器。通常，移位功能就是指寄存器中存储的二进制数据能够在时钟信号的控制下依次左移或者右移。移位寄存器常用于数据的串/并转换、并/串转换、数值运算、数据处理以及乘法移位操作等。移位寄存器有单向和双向移位寄存器之分。单向移位寄存器只能将寄存的数据在相邻位之间单方向移动，按