第6 章 时序逻辑电路分析设计第6 章 时序逻辑电路分析与设计第6 章 时序逻辑电路分析与设计第6 章 时序逻辑电路分析与设计.ppt

（1）同步级联。 例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。 计数器的级联 集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 组成任意进制计数器 （1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。 例：用集成计数器74160和与非门组成的6进制计数器。 Q D Q 1 ∧ 0 74160 Q 3 2 Q 3 D ETT Q 1 0 Q 2 1 1 CP LD D 3 1 Q ETP Q 计数脉冲 CO 2 0 D CR 例 用74160组成100进制计数器。 3 Q 2 Q CTT CP 0 D 1 D 2 D 3 D CO 1 Q 0 Q 74160(1) ∧ CTP CR LD 1 3 D D 3 D CP Q Q 0 ∧ 0 CO 74160(2) LD 2 1 CTT Q D Q CR 2 CTP 计数脉冲 例 用74160组成48进制计数器。 先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。 解：因为N＝48，而74160为模10计数器，所以要用两片74160构成此计数器。 3 Q 2 Q CTT CP 0 D 1 D 2 D 3 D CO 1 Q 0 Q 74160(1) ∧ CTP CR LD 1 3 D D 3 D CP Q Q 0 ∧ 0 CO 74160(2) LD 2 1 CTT Q D Q CR 2 CTP 计数脉冲 3 Q 2 Q CTT CP 0 D 1 D 2 D 3 D CO 1 Q 0 Q 74160(1) ∧ CTP CR D L 1 3 D D 3 D CP Q Q 0 ∧ 0 CO 74160(2) L 2 1 T Q D Q CR 2 D EP 1 计数脉冲 1 1 第6、7章 时序逻辑电路分析与设计 一、时序逻辑电路概述及分析方法 1、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。 2. 时序逻辑电路分类 ①按状态改变方式 同步时序逻辑电路与异步时序逻辑电路。 ②按输入与输出关系 米里型：输出信号不仅取决于输入，而且还取决于存储电路状态； 摩尔型：输出信号仅仅取决于存储电路。 分析时序逻辑电路的一般步骤 （1）由逻辑图写出下列各逻辑方程式： 各触发器的时钟方程。 时序电路的输出方程。 各触发器的驱动方程。 3、时序逻辑电路的分析方法 (2)将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 (3)根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 (4)根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 给 定 电 路 驱动 方程 输出 方程 时钟 方程 状态 方程 计 算 说 明 逻 辑 功 能 触发器 特征方程 注意CP 的有效沿 状态 转移表 状态图 时序图 第一步 第二步 第三步 第四步 特别是对异步时序逻辑电路 时序波形图和状态图。 二、时序功能器件及应用 1 寄存器 数码寄存器——寄存器是一种重要的数字逻辑部件，常用来暂时存放数据、指令等。具有接收、存放和清除数码的功能。有时为了处理数据的需要，寄存器的各位数据需要依次移位，具有移位功能的寄存器称为移位寄存器。 R D 集成数码寄存器74LSl75 ： 74LS175的功能: RD是异步清零控制端。 D0～D3是并行数据输入端，CP为时钟脉冲端。 Q0～Q3是并行数据输出端。 移位寄存器(shift register) 移位寄存器可分为单向移位寄存器和双向移位寄存器。单向移位寄存器是指仅具有左移动功能或右移动功能寄存器。而双向移位寄存器是指既能左移、又能右移的移位寄存器。 单向移位寄存器 双向移位寄存器 集成移位寄存器74194 74194为四位双向移位寄存器。 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。 DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。 74194的功能表： 74194的功能表： 计数器是统计脉冲个数的时序电路。它用于计数、定时、分频及执行数字运算等。计数器除分为同步和异步计数器外；还可以根据计数器功能分为加法计数器、减法计数器和可逆计数器；又可根据计数器长度（模值）分为二进制和非二进制计数器等。 2、计数器 集成计数器及应用 集成同步计数器 （1）4位二进制同步加法计数器74161 R C1 Q ∧ 1J 1K ≥1 3