第7章 时序逻辑电路的分析设计第7章 时序逻辑电路的分析与设计第7章 时序逻辑电路的分析与设计第7章 时序逻辑电路的分析与设计.ppt

第7章 时序逻辑电路的分析与设计 7.1 时序逻辑电路的特点与功能 7.1 时序逻辑电路的特点与功能 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.2 时序电路的手工分析方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.3 时序电路的手工设计方法 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.4 寄 存 器 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.5 计数器及其手工设计技术 7.6 专用集成计数器应用示例 7.6 专用集成计数器应用示例 7.6 专用集成计数器应用示例 7.6 专用集成计数器应用示例 7.6 专用集成计数器应用示例 7.6 专用集成计数器应用示例 习 题 习 题 习 题 习 题 习 题 实验与设计 7.5.2 同步计数器设计 1．同步二进制加法计数器 7.5.2 同步计数器设计 1．同步二进制加法计数器 2．同步二进制减法计数器设计 3．同步非二进制计数器设计 【例7-5】采用“反馈清零”法设计一个含异步清0的十进制加法计数器。 3．同步非二进制计数器设计 【例7-5】采用“反馈清零”法设计一个含异步清0的十进制加法计数器。 【例7-6】设计一个模可控同步加法计数器。要求当控制信号M=0时，以模5计数器工作；当M=1时，以模7计数器工作。 【例7-6】设计一个模可控同步加法计数器。要求当控制信号M=0时，以模5计数器工作；当M=1时，以模7计数器工作。 【例7-6】设计一个模可控同步加法计数器。要求当控制信号M=0时，以模5计数器工作；当M=1时，以模7计数器工作。 【例7-6】设计一个模可控同步加法计数器。要求当控制信号M=0时，以模5计数器工作；当M=1时，以模7计数器工作。 【例7-6】设计一个模可控同步加法计数器。要求当控制信号M=0时，以模5计数器工作；当M=1时，以模7计数器工作。 7.6.1 用74LS161构成十二进制加法计数器 【例7-7】用74LS161构成十二进制加法计数器。 1. 反馈清零法 【例7-7】用74LS161构成十二进制加法计数器。 2. 反馈置数法 【例7-7】用74LS161构成十二进制加法计数器。 2. 反馈置数法 7.6.2 用74LS160构成67进制的十位加法计数器 【例7-8】试用两片74LS160构成一个模为67的十进制加法计数器。 7.6.3 用74LS161设计一个8位二进制可预置计数器 * * 7.1.1时序电路的结构 7.1.2时序电路的分类 7.2.1同步时序电路分析 【例7-1】试分析图7-2所示的同步时序电路的功能。 7.2.1同步时序电路分析 【例7-1】试分析图7-2所示的同步时序电路的功能。 7.2.1同步时序电路分析 7.2.1同步时序电路分析 7.2.2 异步时序电路的分析举例 【例7-2】试分析图7-5所示的异步时序电路的功能。 7.2.2 异步时序电路的分析举例 【例7-2】试分析图7-5所示的异步时序电路的功能。 7.2.2 异步时序电路的分析举例 7.2.2 异步时序电路的分析举例 7.3.1 时序电路的手工设计步骤 1. 建立原始状态图 2. 状态化简 3. 状态编码 4. 求出逻辑方程 5. 画出电路图并检查电路的功能 7.3.2 设计举例 【例7-3】要求使用D触发器设计一个同步8421 BCD码的十进制加法计数器。 7.3.2 设计举例 【例7-3】要求使用D触发器设计一个同步8421 BCD码的十进制加法计数器。 7.3.2 设计举例 7.3.2 设计举例 7.3.2 设计举例 7.3.2 设计举例 【例7-4】试设计一个1010序