第二章 微处理器与系统结第二章 微处理器与系统结构第二章 微处理器与系统结构第二章 微处理器与系统结构.ppt

微机原理与测控接口技术 北京邮电大学自动化学院 叶 平 Email: Yeping@bupt.edu.cn Tel:第二章 微处理器和系统结构 本章教学目标 一、掌握8086CPU的内部结构与主要引脚信号功能 1、内部结构（BIU与EU）（编程结构） 组成与功能 2、主要引脚信号 AD0~AD15, A16/S3~A19/S6, BHE, NMI, INTR, INTA, HOLD, HLDA, RESET, READY, ALE, DEN, LOCK, RD, WR, M/IO。 二、熟悉8086 CPU 内部寄存器阵列 三、了解8086最大组态与最小组态的区别，S2~S0与 8288的作用，控制信号的产生。 四、存储器20位物理地址如何生成；存储器是如何组织的，字节、字、字符串在内存中是如何存放的。 五、熟悉CPU中的标志寄存器及堆栈；6个状态标志+3个控制标志；堆栈定义、堆栈组成及操作，为什么要设置堆栈？ 六、熟悉系统的输入/输出结构和基本总线周期 （会画读、写周期基本时序图） 第一节 微处理器的基本结构 微处理器（CPU）由下列主要部分组成： 算术逻辑单元 ALU 控制器 寄存器阵列 总线和总线缓冲器 高性能的CPU还有：指令预取部件、指令译码部件、 地址形成部件、存储器管理部件等。 1.1 ALU 进行二进制的算术运算和逻辑运算 算术运算 无符号数和符号数的加、减、乘、除运算。采用补码表示，减法可化为加法。乘、除可以通过多次重复加、减和移位实现。 减法、乘法、除法：转换成加法和移位操作。 基本运算：加法，移位。 逻辑运算 “与”、“或”、“非”、“异或”等 例：13 ? 11 = 143 = 8FH 1 1 0 1 采用部分积左移和加法 ? 1 0 1 1 可完成二进制乘法。 ———— 1 1 0 1 1 1 0 1 ←部分积左移 0 0 0 0 + .1.1.0.1 ———————— 1 0 0 0 1 1 1 1 ALU框图如下： （图2.1） 1.2 控制器 是整个系统的控制中心，发布计算机工作的各种命令。如程序与数据的输入、结果输出等。 工作原理：存储程序 + 程序控制。 程序：一系列指令组成，或指令的有序集合 程序执行：由控制器逐条取出、分析（译码）、执行。 计算机的工作过程是一个反复循环的取指令-分析指令-执行指令的过程。通常把其中的一个循环称为计算机的一个指令周期。 可以把程序对计算机的控制归结为每个指令周期中，指令对计算机的控制。 控制器的组成框图（图2.2） 时序部件 时钟系统 时钟周期，T状态，是CPU操作的最小时间单位。 2.5G主频的CPU，时钟周期是多少？ 节拍发生器 一条指令分成若干个基本动作（包括：取指、译码、执行等）。 机器周期，由3～5个时钟周期组成，称为M周期，又称总线周期。用来完成一个基本操作，如存储器读/写，I/O读/写等。 指令周期 一条指令执行所需的时间称为指令周期，一条指令执行需1～5个机器周期。 M1 机器周期 微操作控制部件 根据指令产生计算机各 部件所需要的控制信号。 总线是计算机各部件间传递信息的公共通路。 片内总线 在微处理器内部各单元间传递信息的总线 片外总线 在CPU和各外部部件之间传送信息的总线，系统总线，三总线结构 数据总线：DB(Data Bus) 地址总线：AB(Address Bus) 控制总线：CB(Control Bus) 分时复用 发送：同一时刻只允许一个部件发送数据 接收：不限 因为多个部件均挂在总线上，但各部件工作情况并非完全一样（发送器、接收器）。 数据是用电位高低来表示，若某一时刻有几个部件同时向BUS发送数据，则BUS上的情况就成为不确定的了，电路也可能被烧毁。所以同一时刻只允许一个部件向BUS发送信息。 同一时刻可允许多个部件接收数据。 总线缓冲器分为： 单向三态缓冲器，如地址总线缓冲器只发地址信息 （地址BUS是单向的）。 双向三态缓冲器，如数据总线缓冲器，既可发又可 收数据（数据BUS是双向的）。 采用总线结构的优点： ※ 减