第六章时序逻辑电路-6第六时序逻辑电路-6第六章时序逻辑电路-6第六章时序逻辑电路-6.ppt

第六章 时序逻辑电路 图6.7.3 四输出分配器工作波形 1 2 3 4 5 CP Q1 Q2 Y0 Y2 Y3 Y1 (a) 节拍分配器波形 节目录 标题区 图6.7.3 四输出分配器工作波形 1 2 3 4 5 CP Q1 Q2 Y0 Y2 Y3 Y1 (b) 存在竞争时的波形 节目录 标题区 * 章目录 6.6 序列码发生器 一、概述 3.序列码发生器结构类型 二、计数型序列码发生器的设计 1.概念 2.作用 1.已知序列码 2.已知序列长度 三、移存型序列码发生器的设计 1.已知序列码 (2)利用最长线性序列码发生器进行设计 ①最长线性序列码（m序列码）发生器的设计 2.已知序列长度 (1)自己构造序列码，然后按“已知序列码”设计 ②非m序列码发生器的设计 一、概述 1.顺序脉冲概念 2.顺序脉冲发生器概念及分类 3.顺序脉冲发生器的设计 6.7 顺序脉冲发生器 二、举例 作业 6.6 序列码发生器 一、概述 1.概念 ：周期性重复出现的一列数码; 2.用途： (1)计数型 (2)反馈移存型 3.序列码发生器结构 节目录 标题区 误码率测量、测距、通信加密 、扩频通信 一个周期内所含有的“0”和“1”的总数称为序列长度M f1 fm 组合逻辑 模M计数器 … Qn Qn-1 Q1 … 图6.6.1 计数型序列码发生器的结构图 节目录 标题区 图6.6.2 反馈移存型序列码发生器的结构图 组合逻辑 Qn Qn-1 Q1 … Fn Fn-1 F1 … CP f … 节目录 标题区 (1)设计模值等于序列长度的计数器； 例6.6.1 设计产生序列码F的计数型序列码发生器。 二、计数型序列码发生器的设计 步骤： (2)设计输出f为所需序列码的组合电路 (f可以是多个） 1.已知序列码设计发生器 解： (1)设计模值M=8的计数器 (2)设计输出F为所需序列码的组合电路 节目录 标题区 表6.6.1 例6.6.1组合逻辑的真值表 1 1 0 1 0 1 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 0 F Q0 Q1 Q2 Q3 节目录 标题区 图6.6.3 用74161和74151构成的序列码发生器 节目录 标题区 例 6.6.2 设计产生序列码101000，101000，…的反馈移存型序列码发生器。 解：① 求触发器的级数 已知码长M=6 2.已知序列长度M的设计 （序列码自己确定) 三、移存型序列码发生器的设计 1.已知序列码 的设计 先试取n = 3 进行设计： 节目录 标题区 ② 列状态转移表 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 模数 状态转移路线 Q1 Q2 Q3 M=4 × 表6.6.2 例6.6.2使用3个D触发器的状态转移表 101000101000 节目录 标题区 按照移存规律只有4个状态可用，不满足需要6个状态的要求 移存规律 ③ 取n=4，列状态转移表 0 1 0 1 1 0 0 0 1 0 Q3 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 1 模数 状态转移路线 Q1 Q2 Q4 M=6 √ 表6.6.3 例6.6.2的状态转移表 节目录 标题区 ④ 求能自启动的激励函数D1 Q4Q3 Q2Q1 0 ? ? 1 10 ? 0 0 ? 11 1 1 0 0 01 1 ? 0 1 00 10 11 01 00 D1 D1 = Q3Q2Q1 + Q4Q2 = Q3Q2Q1 Q4Q2 0 1 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 1 0 0 ? 0 1 1 ? 1 0 1 1 ? 0 0 1 ? 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 ? 0 1 1 ? 0 0 1 1 1 0 0 0 1 0 0 0 0 D1 Q4