用“一对一”法设计同步时序电路.doc

数字逻辑电路分析与设计课外实践项目报告 题目：用“一对一”法设计同步时序电路 组号：B-7 组员： 学 号 姓 名 工作量 % 签字 1* 2 3 4 5 注：*为组长。 2015年1月 报告 实验方案 实验原理 设计心得与体会 工作分配 电路用发光二极管分别显示输出状态Z，以及工作状态S1、S2、S3、S4。 灯亮表示输出为高电平，灯暗表示输出为低电平。 具体操作流程如下： 1）打开电源开关，使电路处于工作状态，此时默认处于S1状态。 2) S1状态下由逻辑电平开关输入00信号时保持S1状态不变，输入为01时转变为S4，输入10时状态转变为S2 3）S2状态下由逻辑电平开关输入00,10信号时都保持S2状态不变，输入为01时状态转变为S3 4）S3状态下由逻辑电平开关输入00时状态转换为S1，输入为01,10时状态保持S3不变 5）S4状态下由逻辑电平开关输入00，01时保持S4状态不变，输入为10时转为S3状态 6）CLR为复位脉冲开关，若按下CLR开关，则复位到S1状态。 二、实验原理 （2）、芯片使用介绍： ▲ 74LS00 四2输入与非门 ▲ 74LS10 三3输入与非门 ▲ 74LS04 六反相器 ▲ 74LS175 四D触发器 （3）、逻辑原理 A．状态转换电路 状态图和状态表 2.触发器状态的直接分配 在这个电路中有S1、S2、S3、S4共4个状态。规定分别与4个触发器Ⅰ、Ⅱ、Ⅲ和Ⅳ的Q1、Q2、Q3、Q4端直接对应。 在74175中每个触发器端，以Q端表示触发器的状态，即0和1两个状态。为便于用开机复位的方式启动电路，触发器Ⅰ的有效状态是0状态：触发器Ⅱ、Ⅲ和Ⅳ的有效状态是1状态。于是规定： 若Q1=0，则表示电路处于S1状态； 若Q2=1、Q3=1、Q4=1分别表示电路处于S2、S3、S4状态。 由于电路任何时刻均只处于一种状态，因此，4个触发器中只有一个处于有效状态。如果在Q?1、Q2、Q3、Q4检查触发器的状态，那么其中只可能有一个1。状态为1的那个Q端指出了电路的状态。这样，Q?1、Q2、Q3、Q4与 S1、S2、S3、S4 之间建立了直接的、一一对应的关系。 从状态分配的角度来说，用Q?1Q2Q3Q4 =1000、0100、0010、0001，分别表示S1、S2、S3、S4。 3.逻辑次态表 4.D触发器的次态方程和输出方程 由于S1与Q? 1对应，S2、S3、S4分别与Q2、Q3、Q4对应，因此有： D1= = D2 = D3 = D4 = 由状态表（图），可以直接写出该电路的输出方程： = = B．时钟脉冲发生电路 利用RC环形多谐振荡器，由奇数个反相器首尾相连而组成，利用门电路的传输延迟时间产生自激振荡。振荡周期为T。由于门电路的传输延迟时间很小，产生的自激振荡的频率会很高，并且不易调节。为此可在门电路环路中插入RC延迟环节，这样不仅增加了延迟时间，还可以通过改变RC实现频率调节。 图中a点由高电位跳变到低电位时，b点由低变高它一方面经F2使c点由高变低，另一方面通过电容C耦合到d点，使d点的电位也上跳到高电位，于是，输出暂时保持为低电位，即开始第一个暂稳态。随着电容C的充电，d点电位逐渐降低，当d点电位降低到关门电平时，F3迅速关闭，a点由低变高，b点由高变低，d点下跳到较负的电压值，确保F3输出暂时保持为高电位，即开始第二个暂稳态，此时电容C放电，当d点电位逐步上升到开门电平时，F3迅速开启，a点由高变低，于是又从第二个暂稳态跳变到第一个暂稳态，如此继续，形成自激振荡。振荡周期T=2.2RC。 三、 1、分析项目原理。 鉴于此次项目与上课内容相关，我们提前自学了课本5.3相关的内容，并查阅了时钟脉冲产生电路，确定了该设计的原理。 2、画出工作电路图。 仿照课本上的逻辑电路图，而后通过搜集相关芯片的引脚图，工作特点等性能，我们着手用Multsim软件绘制电路图，几次调试仿真失败后，我们通过改变元器件排列、参数、接线等，最终进行仿真后实现所要求的功能 3、中期报告的撰写。 将前期搜集的资料进行汇总、梳理元器件工作原理等，撰写出中期报告。 4、电路板的焊接。 在第五周开始电路板的焊接，由于电路图使用了七块芯片，且每块芯片的引脚众多，焊接工作相当繁重。我们只能对照原理图接线，在地的选择上采取了以单点当地的方式，使得导线的跨度大，使得整个板子的后面的导线十分烦乱，后我们在板子上多焊了几个点分开导线，使得导线布局不那么错综复杂。 5、电路板的调试。