第三章_触发器及其基本应用路第三章_触发器及其基本应用电路第三章_触发器及其基本应用电路第三章_触发器及其基本应用电路.ppt

第三章 触发器及其  基本应用电路 §3.1 触发器的基本逻辑类型 及其状态的描写 §3.1 触发器的基本逻辑类型 时序逻辑电路 当前的输出不仅取决于当前的输入，还取决于电路原来的状态 具有记忆单元和反馈通路 记忆功能靠触发器（Flip Flop，简称为FF）实现 §3.1 触发器的基本逻辑类型 触发器概述 触发器：能够存储一位二值信息的基本单元电路 触发器的功能 具有两种稳定状态（0或1）的电路，在任一时刻触发器只处于其中的一种稳定状态，当接到触发脉冲时，才由一种稳定状态翻转到另一稳定状态 触发器的特点 根据不同的输入信号，可将输出置成 0 或 1 输入信号消失后，能将获得的状态保存下来 输出状态不只与当前的输入有关，还与原来的输出状态有关 §3.1 触发器的基本逻辑类型 触发器概述 触发器的状态 现态： 次态： 触发器逻辑功能描述方法 功能表 特征方程 激励表 状态转换图 波形图 §3.1 触发器的基本逻辑类型 触发器的分类 按逻辑功能分类 RS触发器 JK触发器 D型触发器 T型触发器 §3.1.1 RS触发器 基本RS触发器 电路构成及逻辑符号 §3.1.1 RS触发器 基本RS触发器 工作原理 §3.1.1 RS触发器 基本RS触发器 工作原理 §3.1.1 RS触发器 基本RS触发器 工作原理 §3.1.1 RS触发器 基本RS触发器 工作原理 §3.1.1 RS触发器 基本RS触发器 功能表（状态转换表） §3.1.1 RS触发器 基本RS触发器 简化功能表 §3.1.1 RS触发器 基本RS触发器 特征方程 §3.1.1 RS触发器 基本RS触发器 激励表（驱动表） 由已知的触发器的现态 和次态 的取值来确定输入信号的取值关系 功能表主要用于时序/组合逻辑电路功能分析 激励表主要用于时序逻辑电路的设计 §3.1.1 RS触发器 基本RS触发器 状态转换图（状态图） §3.1.1 RS触发器 基本RS触发器 波形图（时序图） §3.1.1 RS触发器 基本RS触发器 由或非门构成 电路构成及逻辑符号 §3.1.1 RS触发器 基本RS触发器（或非门构成） 功能表（状态转换表） §3.1.1 RS触发器 基本RS触发器（或非门构成） 特征方程 §3.1.1 RS触发器 基本RS触发器（或非门构成） 激励表（驱动表） §3.1.1 RS触发器 基本RS触发器 小结 触发器是由两个与非门或或非门首尾相连而组成的具有正反馈作用的闭环逻辑单元电路，它具有两个互补的输出端 如果没有外加触发信号作用，它将保持原有状态不变，即触发器具有存储信息的功能 在外加触发信号作用下，触发器由一个稳态翻转到另一个稳态，即触发器具有触发翻转的性质 §3.1.1 RS触发器 基本RS触发器 特点 具有两个稳定状态（1和0），双稳态触发器 触发器的输出，不仅与输入有关，还与原输出状态有关，即具有记忆作用 抗干扰能力差，输入信号随时能改变触发器状态，也称其为直接复位—置位触发器 当R、S端输入均为有效电平时，输出违反了互补关系，输出状态不定 §3.1.1 RS触发器 同步RS触发器 电路构成及逻辑符号 §3.1.1 RS触发器 同步RS触发器 §3.1.1 RS触发器 同步RS触发器 功能表（状态转换表） §3.1.1 RS触发器 同步RS触发器 特征方程 §3.1.1 RS触发器 同步RS触发器 波形图 §3.1.1 RS触发器 同步RS触发器 小结 “同步”的含义：由时钟CP决定R、S能否对输出端起控制作用，所谓同步是指触发器状态的改变与时钟脉冲同步 当CP = 0 时,无论R、S取何种值组合，输出端均“保持原态” 只有当CP=1 时，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”和“特征方程” §3.1.1 RS触发器 同步RS触发器 特点 同步RS触发器解决了定时控制的问题 输入信号依然存在着约束条件 可能出现“空翻”现象，即在一个时钟脉冲作用下，引起触发器的状态翻转两次或多次的现象 （RS锁存器） §3.1.2 JK触发器 同步JK触发器 电路构成及逻辑符号 §3.1.2 JK触发器 同步JK触发器 工作原理 §3.1.2 JK触发器 同步JK触发器 工作原理 §3.1.2 JK触发器 同步JK触发器 功能表（状态转换表） §3.1.2 JK触发器 同步JK触发器 特征方程 §3.1.2 JK触发器 同步JK触发器 激励表（驱动表） §3.1.2 JK触发器 同步JK触发器 特点 JK触发器将输出分别引回到控制门，可以避免在两个控制门的输入端同时出现输入全1的情况，从而解决了约束的问题 JK触发器具有计数的功能，所谓计数就是触发器状态翻转的次数与CP脉冲输