电工学2第12章时序逻辑电电工学2第12章时序逻辑电路电工学2第12章时序逻辑电路电工学2第12章时序逻辑电路.ppt

12.2 寄存器 12.2.2 移位寄存器 12.3 计数器 12.3.1 二进制计数器 12.3.2 十进制计数器 * 第12章 时序逻辑电路 时序逻辑电路与组合逻辑电路的区别在于：时序逻辑电路在某个时刻的输出状态不仅与该时刻电路的输入情况有关，还与电路在信号作用之前电路所具有的状态有关，具有记忆功能 。 组合逻辑电路的基本单元是门电路。 时序逻辑电路的基本单元是触发器。时序逻辑电路一般由门电路和触发器组合而成。 触发器是构成时序逻辑电路的基本逻辑部件。 ? 它有两个稳定的状态：0状态和1状态； ? 在不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。 触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。 12.1 触发器 R S Q 0 1 0 1 0 1 1 1 不变 0 0 不定 ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 12.1.1 RS触发器 置1端 置0端 （1）主从JK触发器 主从JK触发器的特性方程： 主从JK触发器没有约束。 12.1.2 边沿JK触发器 图12-5 边沿JK触发器(下降沿) P332 图12－6 74LS112管脚图 特性表 时序图 12.1.3 D触发器 (b) 逻辑符号 (a) 逻辑图 图12－8 维持-阻塞型D触发器 上升沿时刻有效 D触发器状态表 D Qn+1 0 1 0 1 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T 触发器。 JK触发器→T触发器。 特性表 逻辑符号 12.1.4 T和T＇触发器 JK触发器→T＇触发器 在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T＇触发器。 特性表 逻辑符号 T′=J=K=1 1.将JK触发器转换为D触发器 2.将JK触发器转换为T触发器 注意：JK触发器在CP的下降沿触发。 3. D触发器→T＇触发器 T′触发器的特性表 触发器具有计数功能 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。 按功能分 数码寄存器 移位寄存器 不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。 按移位方式分类 单向移位寄存器 双向移位寄存器 右移串行输入 左移串行输入 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND CT74LS194 并行输入 移位寄存器芯片 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6