- 1、本文档共5页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
12位100MHz流水线型ADC行为级建模与仿真.doc
12位100MHz流水线型ADC行为级建模与仿真
摘要:为了提高大规模集成电路的设计效率,该文通过Verilog-A对子ADC、MADC电路、数字校正电路等关键单元进行建模,最后得到12比特100MHZ的流水线型ADC模型,采用Cadence的Spectre仿真器进行仿真验证。通过仿真结果验证得到SNDR为72.9465dB,SNR为72.9484dB距离理想的12比特ADC模型的SNR只差1.0516dB,ENOD为11.8155距离理想的12比特ADC的ENOD只差0.1845, 以此验证了本文的ADC是高速有效的ADC模型。
关键词: Verilog-A;行为级建模;流水线型ADC
中图分类号:TP311 文献标识码:A 文章编号:1009-3044(2016)24-0236-03
行为级建模的方法有很多,Matlab/Simulink建模 [1],模型通用性和可移植性差。采用VHDL-AMS(VHDL Analog and Mixed-Signal Extensions)建模[2],但并没有创建出针对流水线的实际非理想因素进行特定的流水线结构ADC模型。利用Pspice和Simulink进行联合仿真[3],但是普通用户无法得知系统内部详细的电路结构和参数。
基于Verilog-A对多位每级流水线ADC做行为级建模,Verilog-A可以使用电路仿真工具Spectre仿真,而且可以精确描述模拟电路中的各种性能参数,Verilog-A主要通过基尔霍夫电流定律和基尔霍夫电压定律,描述输入输出信号之间的电路行为,verilog-A可以描述时钟抖动、运放增益等非理想因素。
本文通过Verilog-A对子ADC、MADC电路、数字校正电路等关键单元进行建模,最后得到12比特100MHZ的流水线型ADC模型,采用Cadence的Spectre仿真器进行仿真验证。通过仿真结果验证得到SNDR为72.9465dB,SNR为72.9484dB距离理想的12比特ADC模型的SNR只差1.0516dB,ENOD为11.8155距离理想的12比特ADC的ENOD只差0.1845, 以此验证了本文的ADC是高速有效的ADC模型。
1 ADC总体设计方案
本文的12比特流水线型ADC 采用1.5bit/stage的10级流水线,最后一级采用2bit闪存模数转换器,还有数字校正电路[4],流水线型ADC的核心是1.5bit/stage的流水线结构,每级的流水线包括一个MDAC(Multiplying Digital-to-Analog Converter)和子ADC,子ADC对采样信号进行模数变换得到1.5bit数字输出,MDAC的作用包括数模转换,减法器 和放大倍数为2的SHA(sample-hold amplifier),图1为流水线结构ADC结构框图。
工作原理如下,首先模拟信号第一级的SH(sample-hold),完成采样保持功能,采样信号送到本级的1.5bit子ADC和下一级MDAC,1.5bit子ADC得到1.5bit数字输出码,同时送到本级数字逻辑电路和下一级MDAC; MDAC中包含1.5bit子DAC,减法器和放大倍数为2的放大器,子DAC将第一级的1.5bit数字码变换得到模拟信号,再送入减法器和第一级的采样保持的输出信号相减,所得余量由放大器放大两倍作为下一级MDAC的输入信号,同样本级的SH采样信号送到本级的1.5bit子ADC和下级MDAC;第3-10级结构与第2级完全相同,第11级唯一不同的该级是一个2bit比较器,最后送到数字校正电路进行校正,得到12bit的数字输出。
2 SH(Sample-Hold)的建模
SH电路是流水线ADC的重要组成部分,其作用是对输入的模拟信号进行采样,得到离散的模拟信号,供本级的子ADC对该信号进行模数转换得到数字码,因为子ADC对采样信号的转换需要时间,所以SH还需要对采样信号保持一段时间,所以SH电路的作用就是对模拟信号进行采样和保持。
3 Sub-ADC建模
子ADC对SH的采样信号进行模数转换,采用1.5bit子ADC的原因是:只需要两个比较器,可以降低功耗关于1.5位Sub-ADC的参考电压和输出码之间的关系见表1。
4 MDAC(Multiplying Digital-to-Analog Converter)建模
MDAC电路包括1.5bit子DAC、减法和级间增益三部分,1.5bit子DAC将前面的子ADC电路转换的数字码经过数模转换为模拟信号,经过减法器被上一级S/H的保持的模拟信号减去后得到的余量Vres(i),经过级间增益发达2倍后作为下一级的输入信号。
在采样阶段
您可能关注的文档
- 0.1%硕丰481金满粒可溶性粉剂在水稻上的施用效果研究.doc
- 1 4―丁二醇法对棉秆木质素的高效绿色分离研究.doc
- 1 5―萘二酚中各杂组分的分离与检测.doc
- 1.5MW双馈风力发电机的设计探索.doc
- 1.5MW双馈风力发电机组滑环论述.doc
- 10 kV电力用户无功补偿运行方式分析.doc
- 10%多效唑粉剂在杂交中稻广两优5号生产上的应用效果研究.doc
- 10%烯啶虫胺可溶性液剂防治稻飞虱药效示范试验.doc
- 10%苯醚甲环唑水分散粒剂在采后芒果中的残留动态研究.doc
- 1000MW超超临界机组热控技术分析.doc
- 2025届山西省忻州市静乐一中高三物理第一学期期中教学质量检测试题含解析.doc
- 云南省重点中学2025届高二物理第一学期期中学业水平测试模拟试题含解析.doc
- 2025届北京师范大学附属实验中学物理高一第一学期期末统考模拟试题含解析.doc
- 2025届河南省创新发展联盟高一物理第一学期期末监测试题含解析.doc
- 安徽省舒城县桃溪中学2025届物理高二第一学期期末联考模拟试题含解析.doc
- 西藏山南市第二高级中学2025届物理高三上期中达标检测模拟试题含解析.doc
- 2025届安徽省六安市舒城县物理高三第一学期期中复习检测试题含解析.doc
- 广东六校联盟2025届物理高一第一学期期末学业质量监测试题含解析.doc
- 2025届湖南省衡阳二十六中物理高三上期末统考模拟试题含解析.doc
- 河南省林州市第一中学2025届物理高三上期中学业水平测试试题含解析.doc
文档评论(0)