DRFM硬件平台的研究与实现.doc

DRFM硬件平台的研究与实现 　　摘 要： 针对宽带数字射频存储器（DRFM）的硬件平台进行研究与设计。首先提出了一种基于FPGA +ADC+DAC为核心的DRFM系统实现方案。然后根据自顶向下的设计原则，详细介绍了硬件系统从顶层架构到底层电路的实现过程，并对系统各功能模块的硬件电路设计进行了详细的分析。最后，对DRFM的硬件系统进行了测试，实验结果表明，该DRFM系统在1.2 GHz带宽，输入信号频率在100 MHz～1.2 GHz范围内，杂散电平仅为-70 dBc，可以进行雷达回波信号的模拟，达到了预期的效果。 　　关键词： 数字射频存储器； FPGA； 硬件设计； 射频仿真 　　中图分类号： TN79?34 文献标识码： A 文章编号： 1004?373X（2016）21?0099?04 　　Research and implementation of hardware platform for DRFM 　　PAN Qiyong1， ZHANG Jingya1， WANG Yihuai2 　　（1. College of Physics and Electronic Engineering， Changshu Institute of Technology， Changshu 215500， China； 　　2. School of Computer Science and Technology， Soochow University， Suzhou 215006， China） 　　Abstract： The hardware platform of DRFM was studied and designed. A DRFM system implementation scheme is proposed， which takes FPGA+ADC+DAC as its core. According to the top?to?down design principle， the implementation process of the hardware system from top layer architecture to bottom layer circuit is introduced in detail， and hardware circuit design of each functional module is analyzed in detail. The hardware system of DRFM was tested. The test results show that the spurious level is only -70 dBc when the bandwidth of the DRFM system is 1.2 GHz and the frequency of input signal is within 100 MHz～1.2 GHz， the system can simulate the radar echo signal， and realize the anticipated effect. 　　Keywords： digital radio frequency memory； FPGA； hardware design； RF simulation 　　0 引 言 　　DRFM （Digital Radio Frequency Memory，数字射频储存器）是射频仿真实验的核心部件，是各种相参的目标回波和杂波产生的基础，可以对射频信号进行存储和转化[1]。基于无模糊采样原理，DRFM采样信号有两种取样形式，分别是幅度取样和相位取样。幅度取样DRFM有正交双通道DRFM、单通道DRFM和多通道DRFM三种实现结构[2]。在这三种结构中单通道DRFM结构使用更为广泛，主要是由于该结构独特的处理方式，利用超外差接收机将输入信号频率变为预先确定的频率，可以很好地抑制寄生信号[3]。 　　DRFM技术不仅可以应用在射频仿真技术，还可以拦截、存储和复制敌人的雷达信号，从而广泛应用于雷达目标仿真、干扰领域中[4]。随着超大规模集成电器和雷达信号理论的飞速发展，DRFM硬件平台的研究势在必行[5]。本文给出了一种基于FPGA +ADC+DAC的DRFM硬件设计方案，并满足DRFM的带宽为1.2 GHz，ADC和DAC模块的采样率为1.2 GHz时，杂散电平可达-70 dBc的系统要求，完成了DRFM硬件平台的设计与应用。 　　1 DRFM系统设计 　　本次设计DRFM板卡需要满足的技术指标如表[1]所示，为了满足实验指标的要求，选用