PCI总线硬件故障容错技术研究.docVIP

PCI总线硬件故障容错技术研究 　　摘 要： 由于PCI总线属于并行总线，在数据传输的过程中，可能出现某个PCI设备故障或者无法产生响应信号，导致整个PCI总线系统瘫痪。为了解决这一难题，采用FPGA实现PCI总线硬件故障容错技术，保证PCI总线在总线设备偶发故障或者设备无响应信号情况下，能够恢复PCI总线传输功能，并有效地屏蔽故障的PCI设备。 　　关键词： PCI总线； 硬件故障； 容错技术； 数据传输 　　中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2016）14?0035?04 　　Error tolerance technology for PCI bus hardware fault 　　JIANG Xin 1， TANG Chao2， BAI Chen1 　　（1. AVIC Xi’an Aeronautic Computing Technique Research Institute ， Xi’an 710068， China； 　　2. Military Representative Office at Xi’an Aeronautic Computing Technique Research Institute， Xi’an 710068， China） 　　Abstract： Since the PCI bus belongs to the parallel bus， a PCI device fault may occur or cause failure of response signal generation， which may result in paralysis of the entire PCI bus system during data transmission. That is why FPGA is used to realize the error?tolerant technology for PCI bus hardware fault to ensure that the PCI bus can recover its transmission function while the bus device occurs incidents or equipment has no response signal， and shield the PCI devices with fault effectively. 　　Keywords： PCI bus； hardware fault； error tolerance technology； data transmission 　　0 引 言 　　PCI总线（Peripheral Component Interconnect）是嵌入式计算机系统中最常使用的总线，但是由于PCI总线属于时分复用的双向应答总线，需要发起/应答信号间的相互配合，当PCI总线设备无响应的时候，PCI总线控制器就无法对其余的PCI设备进行正确的配置、读写等操作，会出现PCI总线时延较大，甚至总线瘫痪。 　　基于FPGA实现了一种硬件故障模式的PCI总线容错技术，通过可编程逻辑实现PCI桥的IP核，使得PCI总线控制器与其他PCI总线设备进行数据通信，解决了由于某个PCI总线设备无响应后，出现的PCI总线周期较长或将整个总线处于等待状态，并对故障设备进行隔离并恢复PCI总线数据传输功能。 　　1 PCI总线功能分析 　　1.1 PCI总线工作方式 　　PCI桥将CPU的数据与PCI设备的数据进行转换，并向PCI总线上的所有的PCI主设备（PCI总线的发送方，Master）和PCI从设备（PCI总线的接收方，Target）提供地址映射。 　　PCI总线是地址/数据线复用的非智能总线，也是一种时分复用双向应答总线[1]。PCI总线具有突发分组机制，总线传输协议步骤如下： 　　（1） 在PCI总线的地址周期中，PCI总线控制器通过C/BE[3：0]这4条PCI总线控制信号确定总线工作方式：I/O空间读写、存储器空间读写、总线配置空间读写或总线信息广播等； 　　（2） 通过REQ#和GNT#这2条PCI总线控制信号由仲裁机构确定总线的控制权； 　　（3） 在PCI总线的数据周期，根据步骤（1）的命令方式完成数据传输。 　　传统的PCI总线结构如图1所示。通过图1的PCI总线拓扑连接方式，发现PCI总线属于开放式连接，并无终端端接设备，这样的连接方式，决定了PCI总线信号传输是通过反射波实现。 　　当PCI总线主设备的总线驱动器驱动总线信号，总线驱动器只是将该信号的电平驱动到协议