一种基于FPGA与DSP的数字射频发射机的设计与实现.docVIP

一种基于FPGA与DSP的数字射频发射机的设计与实现 　　摘要：射频发射机是通信系统中的一种必不可少的设备。本文设计了一种包括数字基带电路和发射电路的数字射频发射机。数字基带电路主要是使用DSP芯片来实现，通过对DSP的编程来实现数据信号的封装与编码；数字基带电路能提供方便的用户接口以实现与上位机的通信，以及组网等功能。发射电路是采用射频测试平台技术来实现，使用模块化的结构设计。在ADS软件环境下对数字射频发射机的电路进行了仿真，仿真结果说明本文的数字射频发射机的设计是有效和可行的。 　　关键词：数字射频发射机 基带电路 发射电路 FPGA DSP 　　中图分类号：TN9 文献标识码：A 文章编号：1007-9416（2012）12-0131-02 　　1、引言 　　随着数字通信技术的发展，数字射频发射机在无线通信等领域得到了广泛应用[1-3]。数字射频发射机由基带数字电路和发射电路等部分组成。基带数字电路负责向用户提供数据传输接口，具备A/D、D/A变换、信号处理、信道数据编码以及控制整个系统的工作状态的功能[4-6]；发射电路负责完成基带数字信号的调制、滤波、功率放大和发射等。本文所设计的数字射频发射机采用直接变频结构，调制方式采用QPSK线性调制；在设计时采用了射频测试平台技术（Radio Frequency Testing Platform），能够方便地更换组件，可以在GSM850、GSM1900、WCDMA三种制式频段之间进行转换。 　　2、基带数字电路模块的设计 　　基带数字电路模块由用户接口，A/D，D/A，中央处理单元，以及存储器等所组成，如图1所示。中央处理单元由一个DSP芯片和一个FPGA芯片所构成，DSP是该单元的核心，它负责整个系统的状态与流程控制，并实现多种协议之间的转换。FPGA芯片用于连接各个接口模块，对各个接口模块传送来的数据进行处理，并实现对基带数字信号的滤波。 　　首先A/D转换器对外部信号进行抽样、量化和编码；之后将编码后的数据上传到中央处理单元。中央处理单元从接口传来的数据流中剥离出有效数据，并按照一定的格式把这些有效数据重新组装成数据帧，再进行数字滤波，将脉冲信号变换为适合信道传输的数据形式。在进行基带数字电路的设计时，DSP选用TI公司的TMS320C6416，该芯片的内核有8个功能单元、64个32bit通用寄存器；该芯片一个时钟周期同时执行8条指令，运算能力可达到4800MIPS，支持8/16/32/64bit的数据类型。FPGA采用Altera公司的Cyclone型EP4CE6E22C8N芯片。 　　基带数字电路模块的工作流程如下。步1：开机上电后，DSP首先完成复位和软件加载。步2：DSP控制FPGA完成复位，复位后的FPGA等待DSP进一步的指令。步3：进入主程序循环。在主程序循环中，DSP通过FPGA轮流询问外围接口状态。由于各接口模块工作时间的不确定性，通过接口接收并等待DSP处理的数据首先被缓存在FPGA中，DSP轮流询问FPGA中各接口模块的缓冲区，如果缓冲区中有新数据，DSP会将上传的数据通过FPGA存储到外挂的存储器SDRAM中，等待进一步处理。步4：DSP将存储在SDRAM中的语音、网络、USB这些用户接口上传的数据重新组装成帧，再经过FPGA滤波，完成同相I路和正交Q路的分离，接着进入D/A并完成数/模转换，并发送给发射电路模块。 　　3、发射电路模块的设计 　　本文所设计的发射电路模块的工作频段要达到800MHz～2300MHz。为此选用Analog Device公司的AD8349芯片来设计调制器，该芯片是一款单片射频正交调制器，频率输出范围为700MHz到2700MHz，能够满足系统的工作频段的要求。由于AD8349的本振源输入信号是以差分形式输入的，因此需要巴伦器件将本振频率源输出信号转换为差分信号。这里对巴伦器件，选用AMP公司生产的ETC1-1-13传输线变压器；在设计时在器件背部的接地面布置了焊盘，这样有利于芯片散热和减小高频信号对芯片内部的干扰。 　　本振源采用Silicon Laboratory公司生产的Si4133芯片，该芯片是一款双频输出、内部集成了压控振荡器的频率信号源，芯片内有三个带有压控振荡器的锁相环路。中央处理单元通过PC-104插针控制两路本振源信号的开闭，完成单工模式到双工模式的转换。射频功率放大器选用Freescale公司生产的MRF6S9045N场效应管。射频功率放大器绝对稳定的条件为： 　　其中S11，S12，S21，S22为S参量，Δ=S11S22-S12S21，这里S为微带线之间的距离；若稳定因子k的值小于1，则电路会产生自激振荡。为此，偏置电路的设计要使场效应管有一个合适的静态工作点