低功耗低成本数字时钟的设计与制作.docVIP

低功耗低成本数字时钟的设计与制作 　　【摘要】设计制作一款计时准确的、采用动态显示和亮度自动控制等节电工作方式的、使用CMOS门电路芯片最少的高精度低功耗低成本数字时钟，其耗电量仅为常规静态显示模式的1.8%，24小时计时误差小于0.5秒。 　　【关键词】低功耗；低成本；设计；制作 　　 　　 1.数字时钟电路的功能说明 　　 设计制作一款由4000系列CMOS门电路芯片构成的“高精度低功耗低成本数字时钟”，由于4000系列CMOS门电路芯片具有零静态功耗和电源电压范围宽（3～15V）、输出电压可以达到全摆幅、输入端几乎不取电流、抗干扰能力强、价格低廉等优点，所以可使整机元器件成本降低到15元以下，采用动态显示、亮度自动控制等节电工作方式，耗电量仅为常规静态显示模式的1.8%，24小时计时误差小于0.5秒。其电路原理框图如图1所示。由图1知，电路由1HZ脉冲产生电路，60分频的“秒/分”计数电路、12分频的“小时”计数电路，译码驱动显示电路，时间校准电路，“时、分、秒”循环显示控制及夜间工作在节电模式时的亮度自动控制电路等6部分组成。 　　 2.主要元器件的选择 　　 2.1 十进制加计数器/7段译码器CD4033芯片 　　 十进制加计数器/7段译码器CD4033芯片的引脚图及其十进制计数功能表分别如图2（a）、（b所示。由图2（a）知，CD4033为DIP16封装。该芯片常用于十进制计数，计数状态同时可作为译码输出。各引脚功能是：CP为时钟信号输入端，上升沿触发；使能端INH=0时，允许计数，INH=1时，禁止计数；R为加计数清零端，高电平有效。RBI、RBO分别为串行消零输入端和串行消零输出端。当计数器计数到零时，若RBI=0，显示器消隐零，并由RBO输出一个时钟周期的负脉冲；若RBI=1，则显示器显示零，RBO为高电平。LT为灯测试端，LT=1时，笔划全亮（高电平有效）。 　　 2.2 双BCD同步加计数器CD4518芯片 　　 双BCD同步加计数器CD4518芯片的引脚图及其输出端波形图分别如图3(a)、(b)所示[1]。从图3(a)知，CD4518为DIP16封装。芯片常用于多级同步计数、多级串行计数和同步分频器，其内部包含两个相互独立的计数器单元，各引脚功能是：CP1、CP2为时钟信号输入端，上升沿触发，当EN1、EN2为高电平时有效；EN1、EN2为时钟信号输入端，下降沿触发，当CP1、CP2端低电平时有效；Q1A～Q4A、Q1B～Q4B为计数器输出端，2组8个，为二―十进制计数器；R1、R2为加计数清零端，高电平有效。从图3(b)知，“分”的进位信号脉冲信号送到“小时”IC6(CC4518)的个位计数器的CP端，个位计数器便对CP信号计数，计1次为1小时。当计数到10小时时，QD(即Q3)在CP的作用下产生正跳变沿，由于“QD的上升沿是不能作向十位进位的脉冲的，只有其下降沿才是满十进一的进位信号。”因此正确的接法是：将个位上的Q3(即QD)接‘十位’上的EN端(即使能端)，‘十位’上的CP接GND(地)，而个位的CP端或CT端接分计数器的“满60分进一”信号均可。 　　 （a）引脚图 　　（b）输出端波形图 　　 2.3 14位二进制计数器CC4060芯片 　　 14位二进制计数器CC4060的引脚图及其构成的1HZ脉冲产生电路分别如图4(a)、(b) 　　 所示。从图4(a)知，CC4060为DIP16封装。芯片常用于组成从÷24到214的计数、分频、定时和时间延迟电路等，内含时钟形成电路，外接不同元件可组成石英振荡器、RC振荡器、斯密特电路等。各引脚功能是：CP为时钟信号输入端，下降沿触发；CR为加计数清零端，高电平有效；Q4～Q14为计数器输出端。1HZ脉冲产生电路如图4（b）所示，它是由32768HZ的石英晶体XT、微调电容与反相器等元件组成。图中门G1、门G2是CC4060芯片内的反相器，门G1用于振荡，门G2用于脉冲冲整形，10MΩ反馈电阻R14的作用是为反相器提供偏置，使其工作在放大状态。反馈电阻R14的阻值若选得太大，会使放大器偏置不稳定甚至不能正常工作；R14的阻值太小又会使反馈网络负担加重。图中C1是频率微调电容，一般取2～22PF。C2是温度特性校正电容，一般取20～50PF。电容C1、C2和石英晶体构成π型网络，以控制振荡频率，并使输出输入移相180ordm;。石英晶体振荡器的振荡频率稳定，输出波形近似正弦波，可以运用反相器G2整形得到矩形脉冲输出。石英晶体振荡器产生标准的32768高频率脉冲，经IC2（CC4060）组成的14级2分频和IC3A（CD4518）组成的一级2分频后可得到高准确度的1HZ的“秒”脉冲信号。 　　 3.数字时钟电路的设计