第4章存储逻辑选读.ppt

4.4 FLASH存储器 FLASH存储器的基本操作 无电流，读出为0 有电流，读出为1 4.4 FLASH存储器 FLASH存储器的阵列结构 4.5 存储器容量的扩充 4.5.1 字长位数扩展 给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。 方法：地址线和控制线公用，而数据线单独分开连接。 所需芯片数：设计要求存储容量除以已知芯片存储容量。 4.5.1 字长位数扩展 例：利用64K×8位ROM芯片，设计一个64K×16位的ROM。 解：两个芯片的地址总线公用，控制总线也公用，而数据线分成高８位和低８位。? 4.5.1 字长位数扩展 例：SRAM字长位数扩展 1M×4位 1M×8位 4.5.2 字存储容量扩展 给定的芯片存储容量较小，不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。 方法：数据总线和低位地址总线公用，控制总线中R/W公用，使能端EN不能公用，它由地址总线的高位段译码来决定片选信号。 所需芯片数：设计要求存储容量除以已知芯片存储容量。 4.5.2 字存储容量扩展 例：DRAM存储容量扩展。 1M×8位 2M×8位 第4章 存储逻辑 4.1 特殊存储器 4.2 随机读写存储器RAM 4.3 只读存储器ROM 4.4 FLASH存储器 4.5 存储器容量的扩充 4.1 特殊存储器 存储逻辑是时序逻辑和组合逻辑相结合的产物。 能够存储m×n个二进制比特数的逻辑电路叫做存储器。 与存储器相比，特殊存储部件如：寄存器堆、寄存器队列、寄存器堆栈是由寄存器组成。 特点：存储容量小，逻辑结构简单，工作速度快。 寄存器和存储器区别：类似于一维数组与二维数组的区别。 4.1.1 寄存器堆 一个寄存器是由n个触发器或锁存器按并行方式输入且并行方式输出构成。 当要存储更多的字时，需要使用集中的寄存器组逻辑结构：寄存器堆。它实际上是一个容量极小的存储器。 向寄存器写数或读数，必须先给出寄存器的地址。 读/写工作是分时进行的。 逻辑结构图 原理示意图 4.1.2 寄存器队列 寄存器队列是以FIFO（先进先出）方式用若干个寄存器构建的小型存储部件。 4.1.3 寄存器堆栈 寄存器堆栈是以LIFO（后进先出）方式用若干个寄存器构建的小型存储部件。 进栈：数据由通用寄存器压进栈时，必须先传送到栈顶寄存器；再有新数据进栈，原栈顶寄存器送到下一寄存器，新数据进入栈顶寄存器。即栈顶寄存器总存放最近进栈的数据。 出栈：出栈时，相反，栈顶寄存器的数据先弹出到通用寄存器。即出栈的数据总是最近进入的数据。 4.2 随机读写存储器RAM 寄存器堆等特殊存储部件只存放有限的几个数据，本节所述半导体随机读写存储器（简称RAM），可存放大量的数据。 从工艺上，RAM分为双极型和MOS型两类。 从机理上，RAM分为SRAM存储器和DRAM存储器两类。 RAM属于易失性存储器（断电后信息会丢失）。 4.2.1 RAM的逻辑结构 主体是存储矩阵，另有地址译码器和读写控制电路两大部分。 存储矩阵：若干排成阵列形式的存储元（每个存储元能存储一个比特 ）。 存储单元：由一组有序排列的存储元组成 ，存储的基本单位。只能对一个存储单元进行读写操作。 不能对一个存储元进行读写操作。 存储器的容量：由存储元的总数目决定。 4.2.2 地址译码方法 存储器按存储矩阵组织方式不同，可分为： 单译码结构和双译码结构。 1、单译码结构 需要一个译码器。 每个存储元只有一条选择线（字线）。 单译码结构（也称字结构）：每次读／写时，选中一个字的所有存储元。 4.2.2 地址译码方法 读操作 4.2.2 地址译码方法 写操作 4.2.2 地址译码方法 2、双译码结构 两个地址译码器。 每个存储元有两条选择线?。能读写存储元：行选线X和列选线Y有效时的交叉点存储元。 双译码结构RAM：需要有X（行地址）和Y（列地址）。 双译码结构容易构成大容量存储器。目前使用的RAM和EPROM，都使用双译码形式 4.2.2 地址译码方法 读操作 4.2.2 地址译码方法 写操作 4.2.3 SRAM存储器 1、SRAM存储元 SRAM存储器：静态随机读写存储器 ，与DRAM存储器不同之处在存储元电路的机理不一样。 SRAM存储元，用一个锁存器构成。 4.2.3 SRAM存储器 2、SRAM存储器结构 芯片的位数：字长1位、4位、8位、16位、32位、64位等。32K×8位SRAM芯片逻辑图与内部结构图。 /CS =0 ：芯片被选中，可以进行读／写操作 /WE =0 ：执行存储单元写操作，输入缓冲器被打开，输出缓冲器被关闭（两者互锁） 4.2.3 SRAM存储器 /WE =1 ：执行存储单元读操作，输入缓冲器被关闭，输