第十一章时序逻辑电路第十一时序逻辑电路第十一章时序逻辑电路第十一章时序逻辑电路.ppt

下一页 返回 上一页 退出 章目录 第十一章 时序逻辑电路 第一节 时序逻辑电路的分析 第二节 计数器 第三节 寄存器 计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。 第二节 计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可用于定时、分频、时序控制等。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (CP) 二进制加法计数器状态表 从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。 一、概念及分类 分类 加法计数器 减法计数器 加/减计数器(可逆计数器) (按计数功能增减趋势 ) 异步计数器 同步计数器 (按计数脉冲输入方式) 二进制计数器 十进制计数器 任意进制计数器 (按计数制) 三、集成异步计数器74LS290  S9(1）、S9(2)称为置“9”端， R0(1)、R0(2)称为置“0”端 计数功能：当S9(1)和S9(2)不全为1，并且R0(1)和R0(2)不全为1，输入计数脉冲CP时， 计数器开始计数。 2. 任意（N）进制计数器 利用一片74LS290集成计数器芯片，可构成二进制到十进制之间任意进制的计数器。74LS290构成二进制、五进制和十进制计数器 二进制计数器：CP由CP0端输入，Q0端输出； 五进制计数器： 时钟为CP1，输出端为Q3、Q2、Q1 ，有效状态为位：000，001，010，011，100 十进制计数器: 将Q0与CP1相连，CP0作时钟输入端， Q3～Q0作输出端，则为8421BCD码十进制计数器。 将Q3与CP0相连，CP1作时钟输入端，从高位到低位的输出为Q0 Q3 Q2 Q1 时，则构成5421BCD码十进制计数器 第三节 寄存器 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。 按寄存方向分 单向移位寄存器 双向移位寄存器 一、单向移位寄存器 二、双向移位寄存器 由前面讨论单移位寄存器工作原理时可知，右移位寄存器和左移位寄存器的电路结构是基本相同的，如适当加入一些控制电路和控制信号，就可将右移位寄存器和左移位寄存器结合在一起构成双向移位寄存器。