G电子技术基础-第11章_时序逻辑电路讲述.ppt

第11章 时序逻辑电路 表示相邻的两个离散时间 式中 输出方程 : 驱动方程: 状态方程: （11-4） 根据时钟脉冲加入方式的不同分为同步时序逻辑电路和异步时序逻辑电路 根据输出信号的特点将时序电路分为米利（Mealy）型和摩尔（Moore）型 11.2.1 时序逻辑电路的基本分析方法 时序逻辑电路分析就是分析给定逻辑电路的逻辑功能 其一般步骤 : (1)分析电路的组成。 (2)根据给定的电路，写出写出每个触发器的时钟 方程、驱动方程和输出方程 (3) 把各个触发器的驱动方程代入触发器的特性方 程，得出各触发器的状态方程。 (4) 根据状态方程和输出方程，求出次态和输出，列出完整的逻辑状态转换表或者状态转换图，画出时序图（波形图）。 (5) 根据得到的状态转换表或者状态转换图等,分析该时序电路的状态变化规律，确定其逻辑功能.对于有些时序电路，还需要检查电路能否自启动。 11.2.2 时序逻辑电路分析举例 例11-2 分析如图11-13所示时序逻辑电路的功能，假设初始状态为Q2Q1Q0＝011。 图11-13 例题11-2的逻辑图 解: 首先分析电路组成 图11-13所示时序逻辑电路由三个JK触发器F0、F1和F2组成，它们受同一个时钟脉冲CP控制，因此是同步时序电路。 ① 写出每个触发器的时钟方程、驱动方程和输出方程。 时钟方程: 驱动方程： J0= , K0= J1= ,K1= J2= ,K2= 输出方程：本电路不存在输出方程 ② 求各触发器状 方程 = = = 由状态方程列出状态转换表 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 0 1 1 新状态 原状态 ④ ③ 图11-14 例11-2的波形图 检查电路能否自启动 ⑤ 11.3 常用时序逻辑电路组件 11.3.1 寄存器 寄存器（Register）是存放数码的部件，它必须具备接收和寄存数码的功能,可分为数码寄存器和移位寄存器两大类. 1．数码寄存器 只具有接收数码和清除原有数码功能的寄存器称为数码寄存器。 图11-15 由4个D触发器组成的4位数码寄存器 2．移位寄存器 既具有存放数码功能又具有移位功能的寄存器称为移位寄存器。移位寄存器按其所具备移位功能的不同可分为:单向移位寄存器和双向移位寄存器;按输入方式的不同可分为:串行输入和并行输入;按输出方式的不同又可分为:串行输出和并行输出。 (1) 由D触发器组成的左移移位寄存器 用D触发器组成的4位左移移位寄存器 8 7 6 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 5 1 0 1 1 0 1 1 0 1 0 0 0 0 0 4 1 3 1 2 1 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 Q0 Q2 Q3 Q4 串行输出 移位寄存器中数码 DATA CP顺序 表11-6 移位寄存器中数码的移动情况 (2) 由JK触发器组成的右移移位寄存器 图11-17 由JK触发器组成的4位右移寄存器 计数器可以按加、减计数顺序构成加法或减法计数器，也可以是既可进行加、又可进行减的可逆计数器；计数器按工作方式可分为异步和同步计数器；按进位数值来分，可分为二进制、十进制和其他任意进制计数器。 11.3.2 计数器 1．二进制计数器 （1）异步二进制加法计数器 4位二进制加法计数器状态表见书（P243） 表11-7 图11-18 4位异步二进制加法计数器 图11-19 图11-18所示的4位异步二进制加法计数器波形图 （2）异步二进制减法计数器 4位二进制减法计数器状态表11-8见P244 图11-20 4位异步二进制减法计数器 比较：①当用下降沿触发时，加法计数器用Q端输出，而减法计数器用Q端输出； ②当用上升沿触发时，加法计数器用Q端输出， 而减法计数器用Q端输出。 (3）同步二进制加法计数器 将计数脉冲直接送到各触发器C端，而触发器是否翻转则由各低位触发器的输出加以控制。当计数脉冲到来时，应该翻转的触发器就同时翻转，而无需等候逐级往前传递的进位信号，此即“同步”的概念。 图11-21 同步二进制加法计数器 当Q1、Q2、Q3端分别和各J、K端作如图连接时，则: (4) 同步二进制减法计数器 与同步二进制加法计数器逻辑图相比，两者的区别是将加法计数器中的Q端换为Q 2.