lec15存储器扩展讲述.ppt

第 15 讲 存储器扩展 ——主存储器的基本组织 本章的重点内容 存储芯片与CPU的连接 译码方法（同样适用于I/O端口） 1. 存储器扩展方法 要解决的问题： 如何利用现有的芯片构造所需要的主存储器 三种构造方法 位扩展：存储字长的扩充。 字扩展：存储单元数的扩充。 字位同时扩展 14 14 （1）位扩展 即每个存储单元二进制位数的扩展。 例如：用16K×1的芯片组成16K×8的存储器 RD WR M/IO AB A13 A0 A13 A0 cs A13 A13 A0 A0 D0 D6 D7 DB cs cs 14 14 D D D 2114 （1） A9～A0 I/O4～I/O1 片选 D3～D0 D7～D4 A9～A0 2114 （2） A9～A0 I/O4～I/O1 CE CE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数，其它连接都一样。 这些芯片应被看作是一个整体，它们将同时选中并同时进行读写提供一个存储字数据。 常被称为“芯片组” 位扩展（用1K×4的芯片组成1K×8的存储器） 位扩展的连接方法 ⑴芯片的地址线全部并联且与地址总线相应连接； ⑵片选信号线并联，连接到地址译码器的输出端； ⑶读写控制信号并联，连接到控制总线的存储器读写控制线上； ⑷不同芯片的数据线连接到数据总线不同位上。 （2）字扩展 即存储单元数的扩展。 例如：用8K×8的芯片组成64K×8的存储器 RD WR M/IO A15 D7～0 13 13 13 13 A14 A13 8 A12～0 cs D7～0 U0 3－8译码器 111 001 000 A15 ~ A13 A12 ~ A0 000 0……0 000 1……1 001 0……0 001 1……1 … … 111 0……0 111 1……1 A12～0 cs D7～0 U7 A12～0 cs D7～0 U1 A12～0 低位地址用于片内寻址 高位地址用于选择芯片 字扩展的连接方法 求出组成存储器模块所需芯片数，然后按下列步骤连接有关信号线。 ⑴各芯片的数据线并联，接至相应的系统数据总线； ⑵芯片的地址线并联到地址总线对应位上，地址总线高位接译码器，译码器输出用作各芯片的片选信号； ⑶读写控制信号并联，连接到控制总线的存储器读写控制线上。 译码器74LS138 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C E1 E2 E3 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 Vcc 74LS138引脚图 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 C B A 74LS138原理图 74LS138的功能表 片选输入 编码输入 输出 E3 E2* E1* C B A Y7* ~ Y0* 1 0 0 0 0 0仅Y0*有效） 0 0 1仅Y1*有效） 0 1 0仅Y2*有效） 0 1 1仅Y3*有效） 1 0 0仅Y4*有效） 1 0 1仅Y5*有效） 1 1 0仅Y6*有效） 1 1 1仅Y7*有效） 非上述情况 ×××全无效） （3）字位同时扩展 例如：用8K×4的芯片组成16K×8的存储器 A13 A12 A0 D3～D0 D7～D4 13 4 4 A12 A0 cs U2 A12 A0 cs U0 A12 A0 cs U1 D0 D3 D0 D3 A12 A0 cs U3 D0 D3 D0 D3 字位扩展的连接方法 ⑴选择合适的芯片； ⑵根据要求将芯片多片并联进行位扩展，设计出满足字长要求的存储模块； ⑶对存储模块进行字扩展，构成符合要求的存储器。 小结：MM与CPU的连接 地址引脚：与地址总线AB低位地址相连，供CPU选择片内的某一存储单元。 数据引脚：与数据总线DB相连，接受来自CPU的数据或向它们提供数据。 片选端 : 通常连接着由地址总线AB的高地址经译码后的选择线，或直接连着CPU提供的内存操作控制线，实现CPU对内存操作的控制。 RAM读/写端：与CPU的读/写控制线相连。 ROM输出允许端 ：与CPU的读控制线相连。 CS OE A19 A18 A17 A16 A15 A14～A0 ? ? ? ? ? 全0～全1 D7～D0 27256 EPROM A14～A0 CE 2. 片选端处理（地址译码） 令芯片（组）的片选端常有效,