组原实验讲课.doc

成绩：　　 计算机原理实验室实验报告 课 程 ： 计算机组成原理 姓 名 ： 专 业 ： 学 号 ： 日 期 ： 太原工业学院 计算机工程系 实验一：运算器实验 实验环境 PC机＋Win 2003＋emu8086＋proteus仿真器 实验日期 2014.11 实验内容 基本要求： 熟悉proteus仿真系统 2设计并验证4位算数逻辑单元的功能 扩展要求： 实现输入输出锁存 实现8位算数逻辑单元 思考内容： 1.思考单总线，双总线和三总线结构在设计上的异同 二．理论分析或算法分析 1、第一个实验实际上仅用了一个74LS181实现4位算数逻辑运算，其中包括8个数据输入端（A0、A1、A2、A3，B0、B1、B2、B3），四个控制端（S0、S1、S2、S3），四个二进制输出端（F0、F1、F2、F3）。 2、第二个实验为实现8位算术逻辑运算，运用寄存器74LS373实现数据的暂存。181 的两组输入端口 A0~A3，B0~B3，分别输入二进制数值，然后选择功能选择线 S0~S3，将 Cn 位全部置 0，观察当输入两组数值时，通过改变 S0~S3 的数值 LED 灯的显示情况。 三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等） 1、4位算数逻辑单元 如图，连接电路图，74LS181工作于正逻辑，其中A0、A1、A2、A3,B0、B1、B2、B3表示两个操作数，M的值用来判断是进行算术运算还是逻辑运算，S0、S1、S2、S3的不同取值可实现不同操作，输出用LED灯来表示，通过灯的亮暗验证74LS181的逻辑功能。 2、8位算术逻辑单元 通过74LS373实现输入输出的锁存。实验中将初始数据存入第一个373锁存器，将第二个数据存入第二个373锁存器，通过181进行运算。 四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等） 1、通过本次试验，验证了74LS181的运算功能，,实现了四位运算以及八位运算的逻辑单元的功能. 运算结果表： 功 能 表： 4.2 单总线结构：单总线只有一根数据输入/输出线，可由单片机或PC机的1根I/O口线作为数据输入/输出线，所有的器件都挂在这根线 五．结论 本次实验是组成原理的第一次实验，通过实验proteus仿真器，深入认识了74LS181、373的功能，基本熟悉了整个实验系统的基本结构，最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响。同时体会到了理论与实践结合的重要性。 思考内容： 单总线结构：它实现一次双操作数的运算需要分成3步，操作速度慢； 双总线结构：两个操作数分别通过总线1和总线2同时到ALU进行运算，并且可以立即得到运算结果，但ALU的输出不能直接送到总线上，因此才需要设置缓存器。但他的执行速度比单总线快。 三总线结构：两个操作数分别通过总线1和总线2同时到ALU进行运算，运算结果输出与第三根总线相连，可以在一步之内完成运算操作。三总线结构的运算速度快但较其他两种复杂。 实验二：寄存器实验 实验环境 PC机＋Win 2003＋emu8086＋proteus仿真器 实验日期 2014．12 一．实验内容 基本要求： 理解CPU运算器中寄存器的作用 设计并验证寄存器组（至少四个寄存器） 扩展要求： 3.实现更多的寄存器（至少8个） 思考问题： 思考内容： 1.思考随着寄存器的增多，电路设计的复杂度是什么比例增大 二．理论分析或算法分析 1、“(B5)寄存器组”由3片8位字长的74LS374组成R0、R1、R2寄存器，用来保存操作数及中间运算结果等。3个寄存器的输入/输出接口通过2双排8芯接口与BUS总线连接。如下图所示。关闭数据输入三态(SW-B=0)，存储器控制端CE=0，令LDR0=0、LDR1=0、LDR2=0，分别打开通用寄存器R0、R1、R2输出控制位，置CBA=100时，数据总线单元显示R0中的数据01H；置CBA=101时。数据总线单元显示R1中的数据80H；置CBA=110时，，数据总线单元显示R2中的数据（随机）。 理解计算机存储子系统 设计并验证计算机主存系统 扩展要求 分别用IO内存统一编址和独立编址增加4K的IO地址 思考内容 思考计算机系统IO和存储的工作效率怎样最大化 二．