微机原理第4章_1概要.ppt

4.4.2 Cache的组织方式 全相联方式 直接映像方式 组相联方式 Cache的三种组织方式 图4.24 Cache的三种组织方式 全相联Cache的例子 直接映像Cache的例子 组相联Cache的例子 4.4.3 Cache的数据更新方法1 通写式 缓冲通写式 回写式 Cache的数据更新方法2 一致性问题，四种解决方法。 总线监视法 硬件监视法 划出不可高速缓存存储区法 Cache清除法 4.4.4 Cache控制器82385 对Cache系统的管理体现于以下几方面： Cache和主存的映像关系处理； 未命中Cache时的处理； Cache的数据更新。 82385控制的直接映像方式Cache系统 图4.28 82385工作于直接映像方式时Cache目录、 Cache及主存之间的关系 直接映像方式下82385从Cache中选1个区块 82385控制的双路组相联方式Cache子系统 图4.30 82385工作于双路组相联方式时Cache 目录、Cache及主存之间的关系图 双路组相联方式下，从Cache中选1个区块 4.4.5 Pentium的两级Cache组织 MESI一致性协议 （M——Modified） （E——Exclusive） （S——Shared） （I——Invalid） 4.4.6 影响Cache性能的因素 Cache芯片的速度 Cache的容量 Cache的级数 Cache的组织方式 Cache行的大小 Cache对主存的写回方式 4.4.2 分段管理 4.4.3 段选择子、段描述符和段描述符表1 4.4.3 段选择子、段描述符和段描述符表1 4.4.3 段选择子、段描述符和段描述符表1 4.4.3 段选择子、段描述符和段描述符表1 4.4.3 段选择子、段描述符和段描述符表1 4.4.3 段选择子、段描述符和段描述符表1 4.4.3 段选择子、段描述符和段描述符表1 段选择子、段描述符和段描述符表2 段描述符 段选择子、段描述符和段描述符表3 描述符表 4.3.4 逻辑地址转换为线性地址 图4.18 分段部件实现从逻辑地址到物理地址的转换 4.3.5 分页管理 4.3.5 分页管理 页 4.3.5 分页管理 4.3.5 分页管理 分页功能涉及两个表： 页组目录项表 页表 4.3.6 线性地址转换为物理地址1 图4.19 分页机构实现线性地址到物理地址的转换 线性地址转换为物理地址2 第一步是查询CR3 第二步是将线性地址的高10位作为页组项号 第三步是查询相应页组目录对应的页表 线性地址转换为物理地址3 图4.20 线性地址转换为物理地址的例子 4.3.7转换检测缓冲器TLB1 图4.21 转换检测缓冲器TLB的功能 转换检测缓冲器TLB TLB的工作原理 4.4 高档微机系统中的高速缓存技术1 图4.23 Cache系统的框图 高档微机系统中的高速缓存技术2 区域性定律(principle of locality) 时间区域性 空间区域性 第4章 存储器、存储管理和高速缓存技术 教学建议，本章重点为: 微型机内存的行列结构； 片选信号的产生方法； SRAM和DRAM的连接举例； 层次化的存储器结构； 32位微型机的内存组织； 虚拟存储技术和三类地址； 分段管理和分页管理； 段选择子、段描述苻和段描述苻表； 逻辑地址转换为线性地址的例子； 线性地址转换为物理地址的例子； Cache的组织方式和3个例子； Cache的工作原理； 82385的工作原理。 4.1.1存储器的分类 分为两大类： 内部存储器，简称为内存或主存 快速存取、容量受限制 外部存储器，简称为外存 容量大、速度慢 4.1.2微型计算机内存的行列结构 图4.1 32行×32列组成的矩阵和外部的连接 4.1.3 选择存储器件的考虑因素 易失性 只读性 存储容量 速度 功耗 4.1.4 随机存取存储器RAM SRAM 速度快、不需要刷新、片容量低、功耗大 DRAM 片容量高、需要刷新 DRAM的刷新和DRAM控制器 时序功能 地址处理功能 仲裁功能 图4.2 DRAM控制器的原理图 4.1.5 只读存储器ROM 掩膜型ROM 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器 4.2.1 存储器和CPU的连接考虑 高速CPU和较低速度存储器之间的速度匹配问题。 CPU总线的负载能力问题。 片选信号和行地址、列地址的产生机制。 对芯片内部的寻址方法。 4.2.2 片选信号的产生方法 线选法 适用于容量较小的存储器、结构简单 全译码法