数字信号处理绪论概要.ppt

采用多总线结构（Harvard总线结构）。 具有高速阵列乘法器等专用硬件。 具有高速的片内数据存储器和程序存储器。 具有满足信号处理应用要求的一些特殊指令。 具有高速的I/O接口。 数字信号处理的硬件实现 DSP（Digital Signal Processor） 三、如何实现数字信号处理 FPGA属于可编程逻辑器件，它是作为专用集成电路(Application Specific Integrated Circuit， ASIC)领域中的一种半定制电路而出现的。相对于ASIC而言，具有开发时间短、成本低的优势并具有更大的灵活性，可以修改程序中的错误；相对于原有的可编程器件而言，其丰富的可编程逻辑块、触发器、本地互连和行列互连资源，更好地满足了用户需求，不仅可以实现复杂的组合逻辑还可以实现包含时序逻辑的复杂算法和电路；相对于DSP处理器而言，近年来先进的FPGA芯片集成了片内存储器、DSP 逻辑、多个乘法器甚至集成了嵌入式处理器硬核，满足了数字信号处理硬件实现的要求。 数字信号处理的硬件实现 FPGA（Field-Programmable Gate Array） 三、如何实现数字信号处理 随着大规模集成电路的发展，一个复杂数字信号处理系统已可以集成在一个芯片上。SOC包含有数字和模拟电路、模拟和数字转换电路、微处理器、微控制器以及数字信号处理器等。与传统的集成电路不同的是，嵌入式软件的设计也被集成到了SOC的设计流程中，SOC的设计方法将以组装为基础，采用自上至下的设计方法，在设计过程中大量重复使用自行设计或其他第三方拥有知识产权的IP(Intelligent Property)模块。SOC要充分考虑如何合理划分软件和硬件所实现的系统功能以及如何实现软、硬件之间的信息传递。SOC将是数字信号处理系统的一个新型的实现方法。 数字信号处理的实现 片上系统（SOC, System on a Chip） 三、如何实现数字信号处理 并行是指为了完成同一个任务，几个处理器同时工作，使系统能胜任单个处理器所不能完成的任务； 当一个处理器完成单个任务(比如一个滤波器)有很大的富余量时，可让其完成多个任务，这就是复用； 流水结构也是多处理器完成同一任务，它与并行结构的主要区别在于并行的各个处理器之间数据交换不多，而流水结构类似于生产中的流水线，数据经一道道“工序”处理。采用并行或流水结构，完全取决于数字信号处理的运算结构。 数字信号处理实现中的一些基本概念 并行、复用和流水 三、如何实现数字信号处理 数字信号处理实现中的一些基本概念 分帧处理 三、如何实现数字信号处理 分帧处理及其系统时延 数字信号处理系统的时延由三部分组成： ① 帧长。输入缓存收集到完整的一帧的样本数据所需要的时间，它等于采样周期乘以一帧的样本数目。数据帧加大，时延也相应增加。 ② 处理时长。处理一帧数据所需要的时间。对于实时系统，处理时长必须小于或等于帧长。处理时长也加大了数字信号处理系统的时延。 ③ 系统函数时延。一个因果系统其系统函数的时延总是大于或等于零的。 数字信号处理实现中的一些基本概念 数字信号处理系统的时延 三、如何实现数字信号处理 对“信号与线性系统”只作简要的复习。 信号的采样与重建。将连续信号的采样与重建和离散信号的抽取与内插的内容归并到一起做介绍。 数字滤波和快速傅里叶变换(FFT)是数字信号处理的经典内容，本课程重点介绍。 数字信号处理硬件和软件设计工具是数字信号处理应用的两大支撑点，对它们作了必要的介绍，并且以MATLAB为工具完成系列实验。 第7章及一些标有“*”的章节，可根据专业方向与专业特色选择部分内容给学生讲授。 随机信号处理的内容应归入“现代数字信号处理”或“随机信号处理”的课程。 四、本课程内容设计 离散时间信号与系统复习（ch1） 4学时 信号的采样与重建（ch2） 5学时 采样定理，抗混叠和平滑滤波、带通信号的采样 离散时间信号的采样与插值 DFT与FFT（ch3） 9学时 数字滤波器设计 IIR滤波器(ch4) 6学时 FIR滤波器(ch5) 6学时 数字信号处理系统的实现（ch6） 9学时 数字信号处理系统结构与有限字长效应 数字信号处理器硬件 完成一定的上机实验 6学时 四、本课程内容设计 欢迎留下宝贵意见！ 谢 谢! 数 字 信 号 处 理 Digital Signal Processing 绪 论 《数字信号处理》绪论 一、数字信号处理的诞生与发展 二、为什么要采用数字信号处理 三、如何实现数字信号处理 四、本课程内容设计