第23讲 主从触发器.ppt

第4章 触 发 器 第23讲 主从触发器 　　　　4.4 主 从 触 发 器4.4.1 主从RS触发器　　主从RS触发器的逻辑电路如图4.12(a)所示，它是由两个同步RS触发器级联起来构成的，主触发器(前级电路)的控制信号是CP，从触发器(后级电路)的控制信号是CP。　　图4.12(b)是主从RS触发器的国家标准符号，符号中的“△”表示直到CP脉冲边沿到来时触发器的输出端才会改变状态，“。”表示CP下降沿有效。 图4.12 主从RS触发器的逻辑电路和逻辑符号 　　其工作原理如下：　　(1) 接收输入信号过程。在CP=1期间，主触发器接收输入信号，从触发器保持原来的状态不变。　　CP=1时，CP=0，主触发器控制门G7、G8被打开，可以接收输入信号R、S，即　从触发器控制门G3、G4被封锁，其状态保持不变。 　　(2) 输出信号过程。当CP下降沿到来时，主触发器控制门G7、G8被封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q 的值当然不可能改变。 　　综上所述可得主从RS触发器的特性方程为 例1：在图所示的主从SR触发器中， 若CLK、S和R的电压波形如图所 示，试求Q和Q’端的电压波形。 设触发器的初始状态为0态。 例1：在主从SR触发器中， 若CLK、S和R的电压波形如图所 示，试求Q和Q’端的电压波形。 设触发器的初始状态为0态。 4.4.2 主从JK触发器　　图4.13(a)所示是主从JK触发器的逻辑电路图。它在主从RS触发器的基础上，把 Q 引回到门G10再送入门G8，把Q引回到门G11再送入门G7。主从JK触发器在CP 上升沿时刻就把输入信号接收进去，但是直到CP下降沿到来时，输出端Q和Q 才会改变状态。它的逻辑符号如图4.13(b)所示。 图4.13 主从JK触发器的逻辑电路和逻辑符号 　　比较图4.12(a)和图4.13(a)两个电路中门G7、G8的输入信号情况可得　　代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 　　至于约束条件RS=0，则因为在CP=1期间，Q端和 Q 端的状态不仅互补，而且不会改变，自然可以满足。其实，把　　　　　　　　　　　代入约束条件亦可得 根据主从JK触发器的特性方程，可列出如表4.5所示的特性表。　　图4.14为主从JK触发器的波形图。 图4.14 主从JK触发器的波形图 图4.15 带清零端和预置端的主从JK触发器的逻辑电路和逻辑符号 例2：主从JK触发器电中，若CLK、J和K的电压波形如图所示，试求Q和Q’端的电压波形。 设触发器的初始状态为0态。 例2：主从JK触发器电中，若CLK、J和K的电压波形如图所示，试求Q和Q’端的电压波形。 设触发器的初始状态为0态。 4.4.3 典型集成主从触发器　　图4.16 所示为TTL集成主从JK触发器74LS76和74LS72的引脚排列图。 图4.16 TTL集成触发器74LS76和74LS72的引脚排列图 第4章 触 发 器