02.3微处理器的工作时序.ppt

2.2 总线工作时序 单CPU工作模式的总线时序 存储器、I/O读总线周期 存储器、I/O写总线周期 中断响应周期 系统复位时序 8086写存储器或I/O端口的时序 8088的最小模式读写非CPU的时序 不同之处： 1）数据线：8条（AD7~AD0,A15~A8） 2）无 /BHE信号 3）IO//M （非M//IO） 3. 中断响应时序 中断响应周期：从CPU终止现行程序转中断服务程序的过程。 用两个总线周期: 第一个响应周期： 使AD15-AD0、/BHE/S7、A19/S6-A16/S3悬空 第二个响应周期： 外设向数据总线上输送一个字节的中断类型号 4. 系统复位时序 产生条件：RESET端上的高电平维持4个时钟周期 CPU复位：三态输出总线呈高阻 PSW、DS、ES、SS、IP等寄存器，指令队列清零 CS寄存器设置为FFFFH 注： 复位后，IF=0，处关中断状态， 在初始化程序中应开中断，使CPU可响应中断请求。 当RESET由高电平变低电平7个机器周期后， CPU开始从FFFF0H处执行程序。 存储器读[20002H]＝35H 存储器写[20002H]＝35H 等待状态 * 主 页 章目录 上一页 下一页 节目录 后 退 退 出 CLK T1 T2 T3、TW T4 M//IO A19/S6-A16/S3 /BHE/S7 A19-A16 /BHE S7-S3 ALE AD15-AD0 地址输出 数据输出 /RD DT//R /DEN 读存储器或I/O端口的时序 动画演示 P52 2-11 A19-A16 /BHE 地址输出 CLK T1 T2 T3、TW T4 M//IO A19/S6-A16/S3 /BHE/S7 S7-S3 ALE AD15-AD0 数据输出 /WR DT//R /DEN P52 T2-12 AD7-AD0 CLK T1 T2 T3 T4 T1 T2 T3 T4 第一中断响应周期 第二中断响应周期 ALE /INTA 8088中断响应周期的时序图 中断类型号 响应中断 控制设备 P29 T2-16 8086的复位时序： CLK 高阻 上升沿 半个时钟周期（不作用状态） 不作用状态：总线从原来状态进入到高阻状态的过程 复位时序特点：CPU立即响应复位信号（不管当前的工作状态） 三态总线 RESET输入 RESET内部 P24 T2-10 * 主 页 章目录 上一页 下一页 节目录 后 退 退 出 11 读周期 写周期 地址/数据总线