电工电子PPT）项目十二课件.ppt

项目十二 抢答器电路的设计与调试 项目目标 了解电气图分类并掌握电气控制线路图规则。 掌握触发器、计数器、数码寄存器及移位寄存器的逻辑功能和应用。 掌握应用RS触发器设计三人抢答器并对电路进行装调和故障分析。 熟练使用常用工具对电路进行测试和调试。 培养学生的动手能力、创新能力和团结协作的精神。 实训环境要求：本项目的教学应在一体化的电工技能实训室和电子装配实训室进行，实训室内设有教学区（配备多媒体）、工作区、资料区和展示区。要配备常用的电工实验台等设备，以及万用表等常用工具。 指导要求：配备一名主讲教师和一名实验室辅助教师。 学生要求；根据班级情况进行分组，一般每组3-4名同学，选出小组长。 教学手段选择： 1）主要应用讲授法、任务教学法、讨论法和演示法进行教学； 2）采取多媒体教学与实物演示相结合； 3）现场教学与动手操作相结合； 4）教师主导与学生自主学习相结合。 基本特点： 优点：电路简单，可以储存一位二进制代码，是构成各种性能更完善的触发器的基础。 缺点：直接控制----输入信号存在直接控制输出端的状态，使用的局限性很大。输入 之间有约束。 计数原理： 计数前先清“0”。在1～5个计数脉冲期间，计数原理与二进制计数器相同，且在此期间Q2和Q3中总有一个为0，则F4的J端有0输入，在CP的下降沿，F4为“0”。 第6个计数脉冲到来后，Q1由1变为0，使得Q2由0变为1， Q2的正跳变对F3无影响，这时计数器Q4Q3 Q2 Q1状态由0101变为 0110状态。 第7个计数脉冲到来后， Q1由0变为1，此正跳变对其他各触发器均无影响，此时计数器呈0111状态。 第8个计数脉冲到来后，F1由1变为0，此负跳变使F2由1变为0， Q2的负跳变又使F3由1变为0，同时，由于第七个计数脉冲已使F4的J端输入为1，故Q1的负跳变也使F4翻转， Q4由0变为1，这时计数器变成1000状态。 第9个计数脉冲使F1翻转，Q1由0变为1， Q1的正跳变对触发 器无影响，计数器为1001状态。 第10个计数脉冲输入后，F1翻转，Q1由1变为0，分别给F2、F4的CP端一个负跳变，F2因J端有0输入，维持“0”状态不变； F4因K端为 1，J端为0而翻转为“0”状态，这样计数器由1001回到0000状态，同时向高位输送一进位信号，实现了一位二－十进制的计数功能。 （1）分析状态转换时必须考虑各触发器的时钟信号作用情况 有作用，则令cpn=1；否则cpn=0 根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发 器则保持原有状态不变。 （2）每一次状态转换必须从输入信号所能触发的第一个触发器 开始逐级确定 （3）每一次状态转换都有一定的时间延迟 同步时序电路的所有触发器是同时转换状态的，与之不同，异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态Sn到次态Sn+1的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即次态Sn+1。 注意: 理论知识 例1 分析如图所示异步电路 1. 写出电路方程式 ① 时钟方程 ②输出方程 ③激励方程 CP0=CLK ④求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变。 CP1=Q0 （二） 异步时序逻辑电路的分析举例 理论知识 3. 列状态表、画状态图、波形图 ? ? ? ? 0 0 ? CP0 CP1 Q0 Q1 CP ? 1 ? 1 1 1 ? 0 x 1 1 0 ? 1 ? 0 0 1 ? 0 x 0 0 0 ? 1 ? 1 (X----无触发沿 , ?----有触发沿) 理论知识 根据状态图和具体触发器的传输延迟时间tpLH和tpHL， 可以画出时序图 4. 逻辑功能分析 该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。 理论知识 例2 分析如图所示异步时序逻辑电路. 理论知识 状态方程 时钟方程 解 (1) 列出各逻辑方程组 理论知识 (2) 列出 状态表 1 1 0 1 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 cp0 cp1 cp2 1 1 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 0 0 0 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 1 1 1 1 1