第2章FPGA-CPLD结构原理2012第2讲课件.ppt

CPLD/FPGA实用教程 第 2 章 PLD/CPLD/FPGA/ 硬件结构 2.1 概 述 2.1 概 述 2.1 概 述 2.2 简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2 简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.4 FPGA的结构与工作原理 CPLD与FPGA的区别 FPGA与CPLD的区别 FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的必威体育官网网址。 FPGA与CPLD的区别 FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。 FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。 FPGA与CPLD的区别 FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。 2.5 CPLD/FPGA工程设计流程 2.5 CPLD/FPGA工程设计流程 2.5 CPLD/FPGA工程设计流程 2.5 CPLD/FPGA工程设计流程 2.5 CPLD/FPGA工程设计流程 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 　　可编程逻辑器件在利用开发工具设计好应用电路后，要将该应用电路写入PLD芯片。将应用电路写入PLD芯片的过程称为编程，而对FPGA器件来讲，由于其内容在断电后即丢失，因此称为配置(但把应用电路写入FPGA的专用配置ROM仍称为配置)。由于编程或配置一般是把数据由计算机写入PLD芯片，因此，也叫下载。要把数据由计算机写入PLD芯片，首先要把计算机的通信接口和PLD的编程或配置引脚连接起来。一般是通过下载线和下载接口来实现的，也有专用的编程器。 　　CPLD的编程主要要考虑编程下载接口及其连接，而FPGA 的配置除了考虑编程下载接口及其连接外，还要考虑配置器件问题。 2.7 编程与配置 接口各引脚信号名称 引脚 1 2 3 4 5 6 7 8 9 10 PS模式 DCK GND CONF_DONE VCC nCONFIG - nSTATUS - DATA0 GND JATG模式 TCK GND TDO VCC TMS - - - TDI GND 电可擦除编程工艺优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。 基于SRAM的FPGA，配置次数无限，加电可随时更改逻辑，但掉电后芯片中的信息丢失，下载必威体育官网网址性也有待提高。 编程工艺 基于电可擦除存储单元的EEPROM或Flash技术 基于SRAM查找表的编程单元 基于反熔丝编程单元 CPLD编程下载连接 在系统可编程（ISP）就是当系统上电并正常工作时，计算机通过系统中的ISP接口直接对其进行编程，器件在编程后立即进入正常工作状态。 MAX7000、MAX3000A系列是采用JTAG接口方式对器件进行在系统编程的。 JTAG用于编程功能有利于各可编程逻辑器件编程接口的统一。 多个支持JTAG接口ISP编程的CPLD器件，可以使用JTAG链进行编程，也可以进行测试。 多CPLD芯片ISP编程连接方式 2.7.2 使用PC并行口配置FPGA 图2-50 PS模式的FPGA配置时序 基于SRAM的FPGA器件，没有ISP的概念，代之以ICR（在线可重配置方式）。 FPGA结构使之在上电后