第2章FPGA-CPLD结构原理2012课件.ppt

CPLD/FPGA实用教程 第 2 章 PLD/CPLD/FPGA/ 硬件结构 2.1 概 述 2.1 概 述 2.1 概 述 2.2 简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2 简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.2简单可编程逻辑器件原理 2.4 FPGA的结构与工作原理 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 5 、系统控制信号 INPUT/GLCK1:全局时钟； INPUT/GCLRn:系统清零； INPUT/OE1、 INPUT/OE2 :输出使能； 2.3 CPLD的结构与工作原理 2.3.1 基于乘积项的CPLD结构 XC95108的结构： 功能模块（FB）,每个功能模块由18个独立的宏单元组成，提供36个输入和18个输出，每个宏单元可实现一个组合电路或寄存器的功能; 快速连接开关矩阵，通过编程选择I/O模块和功能模块的连接方式，每个功能模块最多可以接收36个来自开关矩阵的信号； I/O模块，内部逻辑电路到用户I/O引脚之间的接口，每个I/O口包括一个输入缓冲器、输出驱动器、输出使能数据选择器和用户可编程接地控制； JTAG控制器 在系统可编程控制器。 XC95108的结构： 功能模块： 宏单元： 可以被单独配置成组合逻辑或时序逻辑功能。 2.3 CPLD的结构与工作原理 2.3.2 乘积项结构的可编程实现原理 自 学 2.4.1 查找表逻辑结构 FPGA查找表单元 主要特点： 大部分FPGA采用基于SRAM的查找表结构，用SRAM来构成逻辑函数发生器。 一个N输入的LUT可以实现N个输入变量的任何逻辑。 一个N输入的LUT，需要SRAM存储N个输入构成的真值表，需要2的N次幂个位的SRAM单元。 由Xilinx公司发明，基于查表结构（LUT) FPGA查找表单元内部结构 4输入 16×1 SRAM存储真值表 事先写入结果 查表地址 输出 . . . IOC IOC IOC IOC . . . . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC 逻辑单元LE . . . IOC IOC . . . IOC IOC IOC IOC . . . 快速通道互连 逻辑阵列块 (LAB) IOC IOC . . . 逻辑单元的内部结构 CPLD 与FPGA的选择 CPLD适合于设计译码等复杂组合逻辑，上电即可以工作; FPGA中的触发器很多，适合于复杂时序逻辑电路，但上电时需要专用配置芯片进行配置。 减少对器件的触摸和损伤 不计较器件的封装形式 允许一般的存储 样机制造方便 支持生产和测试流程中的修改 允许现场硬件升级 迅速方便地提升功能 未编程前先焊接安装 系统内编程--ISP 在系统现场重编程修改 2.5 CPLD的在系统可编程 此接口既可作编 程下载口，也可作 JTAG接口 ALTERA 的 ByteBlaster（MV）下载接口 2.6.1 Lattice公司CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2000E/2000VL/200VE系列 ispLSI 8000/8000V系列 ispLSI5000V系列 2. ispMACH4000系列 3. Lattice EC ECP系列 IspMACH 4000Z、ispMACH 4000V 、 ispMACH 4000Z 2.6.2 Xilinx公司的FPGA和CPLD器件系列 2. SpartanⅡ Spartan-3 Spartan 3E器件系列 5. Xilinx的IP核 1. Virtex-4系列FPGA Virtex-4 LX Virtex-4 SX Virtex-4 FX 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 2.6.3 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA 5. MAX系列CPLD 2. ACEX系列FPGA 4. FLEX系列FPGA 2. Stratix系列FPGA 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件