第2章系统结构课件.ppt

第2章 8086系统结构 2.1 8086 CPU 结构2.1.1 微处理器(CPU)的典型结构 2.1.2 Intel 8086/8088微处理器功能结构一、8086/8088CPU的内部结构 8086CPU按功能可分为两部分： 总线接口单元BIU(bus interface unit) 执行单元EU(execution unit)。 内部结构如下图所示： 2、执行单元EU （Execution Unit） 二、8086CPU的寄存器结构 以下按最小方式信号介绍 2.3 8086存储器组织一、存储器地址的分段 8086的I/O端口 三态锁存器 三态锁存器74LS373 三态锁存器8282 双向三态驱动器8286 作业二： 计算机对内存的读/写操作 CPU发出地址信号，选中相应的内存单元。 若是读操作，CPU发出内存读控制信号， 被选中的内存单元将其内容经数据总线送入CPU。 若是写操作，CPU发出内存写控制信号， CPU将欲写的内容经数据总线，写入被选中的内存单元。 n根 C P U 地址线AB 控制线CB 地 址 译 码 器0011001111110000地址00...0000 地址00...0001 地址00...0010 地址00...0011 地址11…1111 数据线DB 内存单元的地址和内容 8086存储单元地址：按照字节编址 字（16位）数据的存放： 一个字存入存储器占有相继的二个单元： 低位字节存入低地址，高位字节存入高地址。 字单元的地址采用它的低地址来表示。 例： 字单元 :（0004H）=1234H, 字节单元 :（0004H）=34H * 同一个地址既可以看作字节单元地址， 又可看作字单元地址，需要根据使用情况确定。 字单元地址：可以是偶数也可以是奇数。 8086数据总线是16位的。 讨论CPU和存储器之间传送数据方式： 字数据读/写操作 字节数据读/写操作 2. 8086 CPU和存储器(或I/O端口)之间传送数据 字数据读/写操作 (a) 操作数存放在偶地址开始两个存储单元或两个 I/O端口中，如下页图示： 即字的低8位——在偶地址单元或 在偶地址端口； 高8位——在奇地址单元或在奇地址端口。 *此时可在一个总线周期内完成16位数据传送。 字数据存放在偶地址开始的两个存储单元中，符合这种规则存放的字数据称为“规则字”。 对应的偶地址单元/偶地址端口—数据通过数据总线低8位传输。 对应的奇地址单元/奇地址端口—数据通过数据总线高8位传输。 操作数存放在奇地址开始两个存储单元或两个 I/O端口中，如下图所示： 读/写奇地址字 在第一个总线周期中: 奇地址单元（操作字低8位）通过数据总线高8位进行传输，而数据总线低8位处于空闲状态； 在第二个总线周期中: 偶地址单元或偶地址端口字节（操作字高8位）通过数据总线低8位进行传输，而数据总线高8位处于空闲状态. * 操作数存放在奇地址开始两个存储单元/两个 I/O端口中进行数据传输，8086需要二个总线周期。 通常： 字的地址为偶地址（“对准好”的字）。 字的地址为奇地址（“未对准好”的字）， 字节读/写操作： ? 对偶地址单元/偶地址端口的字节数据进行读/写如下图所示：在一个总线周期中，只有数据总线的低8位传输数据，高8位处于空闲状态。 ? 对奇地址单元/奇地址端口的字节数据进行读/写如下图所示： 在一个总线周期中，只有数据总线的高8位传输数据， 而低8位处于空闲状态。 （1）将1M的存储空间分成两个存储体：偶地址和奇地址存储体。 00000 00001 00002 00004 FFFFE FFFFF 00003 00005 512K*8bit A0 =0 512K*8bit A0=1 D0 D7 D8 D15 （2）将数据总线的低8位与偶地址存储体数据线相连，数据总线的高8位与奇地址存储体数据线相连。 （3）用地址线A0和BHE信号选择存储体。 3. 8086系统的存储器结构 8086 地址 锁存 器 奇 存储 体 偶 存储 体 A1—A19 A0 BHE A0—A19 BHE D0—D7 D8—D15 BHE A0 操作 总线使用情况 0 0 从