第3章FPGA结构与应用第2次课件.ppt

CPLD/FPGA的区别 CPLD 可编程逻辑宏单元LMC，Logic Macro Cell（结构较复杂，并具有复杂的I/O单元互连结构） 围绕中心的可编程互连矩阵单元（固定长度的金属线） FPGA 可编程逻辑功能块（实现用户功能的基本单元） 可编程I/O块（完成芯片上逻辑与外部封装脚的接口） 可编程互连（包括各种长度的连线线段和一些可编程连接开关） CPLD/FPGA的区别 CPLD EPROM EEROM FLASH FPGA 反熔丝（Actel） RAM（Xillinx） CPLD/FPGA的区别 CPLD 基于乘积项技术，Flash（类似EEPROM工艺）工艺 MAX系列（乘积项技术，EEPROM工艺）,FLEX系列（查找表技术，SRAM工艺） FPGA 基于查找表技术，SRAM工艺，要外挂配置用的EEPROM 很多人把Altera的FELX系列产品也叫做FPGA CPLD/FPGA的区别 CPLD/FPGA的区别 CPLD/FPGA的区别 Device Part Numbers EPM7128STC100-7 EPM = Family Signature (Erasable Programmable MAX device) 7128S =Device type (128 = number of macrocells) T = Package type (L = PLCC, T = TQFP...) C = Operating temperature (Commercial, Industrial) 100 = Pin count (number of pins on the package) -7 = Speed Grade in nsec Suffix may follow speed grade (for special device features) MAX 7000S/AE/B LAB MAX 7000S/AE/B Macrocell FLEX 8000A Family Flex10K Device FLEX Block Diagram FLEX Logic Array Block (LAB) IOE IOE 1 8 IOE IOE 1 8 IOE IOE 1 8 IOE IOE 1 8 IOE IOE IOE IOE IOE IOE IOE IOE LAB IOE IOE IOE IOE IOE IOE IOE IOE Logic Element EAB EAB Logic Array Logic Array Embedded Array LE 1 LE 2 LE 3 LE 4 LE 5 LE 6 LE 7 LE 8 2 8 16 6 4 4 4 4 4 4 4 4 4 8 2 4 22/26 LAB local Interconnect (30/34 channels) LAB Control Signals Carry-In Cascade-In Carry-Out Cascade-Out Column-to-Row Interconnect Column FastTrack Interconnect Row FastTrack Interconnect 8 4 16 24 Dedicated Inputs Global Signals 嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。 图3-40 用EAB构成不同结构的RAM和ROM 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 EAB 可以用来实现乘法器 VS 非流水线结构,使用35个 LE,速度为 34 MHz 流水线结构速度为100 MHz, EAB 8 8 90 MHz 用EAB实现的流水线乘法器操作速度可达 90 MHz! 实例: 4x4 乘法器 + (6 LE) + (6 LE) + (7 LE) 8 LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE 3.6 FPGA/CPLD产品概述 3.6.1 Lattice公司CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2000E/2000VL/200VE系列 ispLSI5000V系列 ispLSI 8000/8000V系列 2. ispLSI器件的结构与特点: 采用UltraMOS工艺。 系统可编程功能。 边界扫描测试功能。 加密功能。 短路保护功能。 3