第3章集成电路制造工艺2课件.ppt

第 5章 实际CMOS逻辑电路工艺介绍 作为集成电路的设计人员，虽然不直接参加集成电路工艺的设计和制造，但是一定要对自己设计的集成电路所用的工艺有有透彻的了解，才能得心应手完成设计工作。 在以前我们从教科书上了解的集成电路工艺流程是最基本的流程，实际集成电路的工艺流程往往复杂的多。 下面我们介绍一个0.35um双阱的工艺流程的例子，以便了解实际集成电路的工艺流程。 应该说明的是虽然集成电路的基本工艺流程，对每个厂家来说都差不多，但是在具体实现上却有很大不同，而且许多技术的细节都是必威体育官网网址的，其他人很难了解。 工艺流程介绍 流片开始 有源区工艺 栅堆积工艺 源漏工艺 PMD与接触孔工艺 金属化工艺 钝化工艺 工艺开始 材料检验 原始材料: P型Si(100),15-25 ?.cm. 激光标号(Laser Mark)：在晶片边缘刻上批号 RCA清洗： RC1：去有机杂质和颗粒 RC2：去金属杂质 零层对准标记光刻（选项） 零层对准标记：取决于光刻机要求，仅为对准标记。 工艺流程介绍 流片开始 有源区工艺 阱、场氧形成和沟道注入 栅堆积工艺 源漏工艺 PMD与接触孔工艺 金属化工艺 钝化工艺 阱形成：推进 P-阱场氧区注入 有源区工艺：场氧化（LOCOS） 有源区工艺：场氧化（LOCOS） 工艺流程介绍 流片开始 有源区工艺 栅堆积工艺 源漏工艺 PMD与接触孔工艺 金属化工艺 钝化工艺 栅堆积工艺 栅堆积结构 预栅氧化清洗(pre-gate clean): RCA+稀释的HF酸清洗 栅氧化硅: 70A @3.3V; 110A @5V 多晶淀积(原位掺杂)：3000A Pre-clean using HF vapor WSix 淀积：1250A 栅堆积工艺 栅堆积结构 多晶光刻 栅堆积工艺 栅堆积结构 刻蚀多晶 多晶氧化:~100A （或者沉积一层薄的TEOS膜） 源漏扩展工艺 N管LDD NLDD光刻 NLDD 注入 As, 25kev,3E13 /cm2 WSix 退火: RTP, 1000C, 10” 源漏扩展工艺 P管LDD 光刻PLDD PLDD注入 BF2, 10keV, 1.3E13 /cm2 边墙工艺 边墙形成 TEOS(硅酸乙脂) 淀积： T=2000A TEOS增密（退火） 边墙刻蚀 源漏工艺 N管源漏区 光刻N+区 N+注入 As,3E+15 /cm2 源漏工艺 P管源漏区 光刻P+区 Ｐ＋区注入 BF2 20keV, 2E+15/cm2. 源漏退火 RTP:1020C, 10” 源漏结深 X JN+ =0.18 ?m X JP+ =0.18 ?m 源漏区硅化物工艺* 源漏区硅化物(silicide 工艺) 淀积Ti/Co Ti:8 nm; Co:15 nm. RTP 1: 540C, 60“, N2 选择腐蚀 氨水+H2O2 RTP2 :700C, 30”,N2 金属前绝缘介质层（PMD） 金属前绝缘介质层（PMD） 淀积SiON: LPCVD, 800C,25-35nm 淀积TEOS: CVD,720C,100 nm. 淀积BPSG APCVD 1000nm B 3.6%;P4.0% 金属前绝缘介质层（PMD） 金属前绝缘介质层平坦化 BPSG 增密 RTP　700C 30 min 化学机械抛光CMP-PMD 接触孔模块工艺 淀积氧化硅USG APCVD：400nm 接触孔光刻 接触孔刻蚀: 刻蚀TEOS/BPSG 刻蚀SiON 去胶 接触孔模块工艺 接触孔阻挡层淀积 Ti/TiN: 25 nm. W-CVD 淀积: 300 nm. W-返腐蚀(Etch-back) （或者W-CMP） 金属化工艺 金属夹层淀积： Ti/Al(Cu)/Ti/TiN Al(Cu) : 5500A. 金属化工艺 金属1光刻 金属1刻蚀 去胶 金属层间介质(IMD) 金属1-2间介质淀积及平坦化 氧化层淀积 1500 nm, HDP , 400oC; 750nm ,PECVD,400oC. 化学机械抛光 抛磨至900 nm. 通孔工艺 通孔1光刻 通孔1刻蚀 通孔阻挡层淀积 Ti/TiN: 25 nm. W-CVD 淀积: 600 nm. W-返腐蚀(Etch-back) 金属化工艺 金属2淀积 Al(Cu): 5400A. 金属2光刻 金属2刻蚀 钝化工艺 钝化层 钝化层淀积 PECVD SiO2+SiN 9000A 钝化层光刻 钝化层刻蚀 合金化 H2/N2,400C,20分 （器件passivation） 寄生CMOS管与Bipolar三极管 P-Well n+ n+ N-Well p+ p+ 场氧 P-Well n+