数字电路答案第三章节1.docVIP

第三章 组合逻辑电路 本章以逻辑代数为数学工具，从逻辑门构成的组合逻辑电路入手，介绍分析和设计组合逻辑电路的基本方法，并讨论组合逻辑电路中的竞争冒险现象，为进一步学习带记忆功能的电路奠定基础。同时重点讨论若干常用中规模集成电路模块及其应用，利用VHDL语言实现数字电路的描述及设计。 第一节 基本知识、重点与难点 一、基本知识 （一）组合电路的分析与设计 1.组合电路基本概念 任一时刻的输出状态只取决于该时刻各输入状态的组合，与电路的原状态无关。电路只有从输入到输出的通路，没有从输出到输入的反馈回路。电路由逻辑门构成，不含记忆元件。 2.组合电路分析 用逻辑函数描述已知的电路，找出输入、≥m。常用的编码器有二进制编码器、优先编码器和二—十进制编码器等。 2.译码器 译码器将二进制代码翻译成具有特定含义的输出信号。常用的译码器有二进制译码器、二—十进制译码器和数字显示译码器等。常用的有3线-8线译码器74138、4线-10线8421BCD译码器7442等。 3.数据选择器 数据选择器根据地址选择信号从多路输入数据中选择一路送到输出端。数据选择器可等效成一个单刀多掷开关。常用的有4选1数据选择器74153、8选1数据选择器74151。 4.数值比较器 数值比较器可以对两个位数相同的二进制整数进行数值比较，判定其大小。常用的有4位二进制数值比较器7485。 5.加法器 实现二进制数加法运算的电路有半加器和全加器。将来自低位的进位以及两个1位二进制数相加产生和、进位称为全加；不考虑来自低位的进位的加法运算为半加器。实现半加运算的电路称为半加器，实现全加运算的电路称为全加器，常用的有快速进位4位加法器74283。 （四）常用组合电路模块的应用 常用组合电路模块属于中规模集成器件（MSI），其应用主要有几个方面：模块本身功能的使用、模块的扩展、用MSI设计其它功能的组合电路。这里主要总结最后一个方面。 1.用MSI设计组合电路的步骤 用MSI器件进行组合电路的设计没有固定的模式和统一的设计方法，通常不用考虑逻辑函数的最简形式。设计步骤的一般原则是：分析设计要求、求逻辑函数、选择适当形式的函数式、画逻辑图。选择的MSI器件不同，其函数的表达形式有所不同，因此需要根据器件的选择，灵活改变逻辑函数的表达方式。 2.用加法器设计组合电路 加法器除用作二进制加法运算外，还可以外加一些门电路实现其他算术运算，如减法运算、乘法运算、数码比较、代码转换、BCD码的加减法等。 3.用译码器设计组合电路 由于二进制译码器的n变量输入可以提供2n个输出，且为n变量的全部最小项或全部最小项的非。例如2-4线译码器有输入信号A、B，有4个输出信号Y0、Y1、Y2、和Y3，这4个输出分别是输入信号A、B的全部最小项。 任何组合逻辑函数都可以展开成最小项表达式，因此，用译码器可以实现任意组合逻辑电路。n变量逻辑函数可以用n变量二进制译码器和门电路实现。用译码器实现组合逻辑电路的优点是：不用化简函数，可以直接利用函数的最小项形式；用一个译码器可同时实现多输出函数。 4.用数据选择器设计组合电路 用数据选择器可以实现组合逻辑函数的步骤如下： （1）选择数据选择器。根据给定组合函数的变量数确定选用何种数据选择器。通常数据选择器地址位数与给定函数的变量个数相等。 （2）确定数据选择器地址端与设计函数输入变量的连接。 （3）求数据选择器数据输入端的表达式。 （4）画出逻辑电路图。 用数据选择器实现组合逻辑函数时应注意： （1）如果设计函数选择不同变量作为数据选择器的地址输入端，将得到不同的设计结果。 （2）用数据选择器实现多输出函数时，每个输出函数都要单独使用一个数据选择器。即数据选择器的数量与输出函数的个数相同。 （五）VHDL语言的基本应用 1.VHDL的基本组成 VHDL可以把任何复杂的电路视为一个模块，一个模块分为三个组成部分：程序包、设计实体和结构体。程序包是设计中的子程序和公用数据类型的集合，每个模块中的程序包有IEEE标准程序包或设计者自身设计的程序包，调用的数量不限。模块中仅有一个设计实体，设计实体提供该设计模块的端口信息，是VHDL设计电路的最基本部分。结构体描述的是实体的内部电路，描述实体内部的硬件互连关系、数据的传输和变换等。一个实体可以对应多个结构体，每个结构体可以代表该硬件的某一方面特性，例如行为特性，结构特性。 2.VHDL的行为描述 在VHDL中，描述电路逻辑的程序称为行为描述，行为描述有并行行为描述、进程行为描述和顺序行为描述。三种行为描述对应三种描述语句：并行语句、进程语句和顺序语句，这些语句可以独立成为行为描述体，又可以相互联系成为混合描述体。 3.VHDL的结构描述 VHDL的结构描述，就是要描述电路由哪些子元件组成以及各个子元件之间的互