研究开发。。.PDFVIP

维普资讯 ＼研究开发。。 电脑知识与技术 FPGA设计中的低功耗解决方案 吴方明。陈军宁。柯导明。丁峰 (安徽大学 电子科学与技术学院，安徽 合肥 230039) 摘要 ：本文讨论 了FPGA设计 中的低功耗 问题。从功耗 的产生原因和相关公式着手．针对静态和动态的主要功耗提 出了相应的解决 方案。以ActeleX 系列以及SX／SX—A系列器件为例 ，阐述 了器件 的结构特点与低功耗的设计技巧 关键词 ：低功耗：FPGA 中图分类号：TP303 文献标识码：A 文章编号：1009—3044(2006)14—0152—01 Low PowerLossSolutionInFPGA Design wu Fang—uring，CHENJun niug，KEDao—uring，DINGFeng (SchoolofElectronics，AnhuiUniversity。Hefei23()039，China) Abstract：ThisarticlediscussedintheFPGA designlow powerlossissue． Beginfrom thepowerlossproductionreasonandthecorrelation fommla，proposedthecorrespondingsolutioninview ofthestaticstateandthedynamicmainpowerlossTakeActeltheeX seriesaswellasthe SX／SX—A seriescomponentasanexample．elaboratedthecomponentuniquefeatureandthelow powerlossdesignskil1． Keywords：low powerloss；FPGA 1引言 m 曾 功耗 ，因此在低功率模式。卜，时钟输入必须处于逻辑 0或 随着电池供 电的便携式系统的广泛应用，例如笔记本电脑、 辑 l 掌上电脑、蜂窝移动电话等时尚消费和商务类 电子产品。人们埘 州户很难阻止时钟进入器件。存此场合．用户可使用 与CLKA 电池的供电时间要求越来越高 ，高功耗导致电池供电时问降低成 或CLKA相邻的正常输人引脚并在设计中加进CLKINT。这样．时 为突 的制约问题。较高功耗导致 了芯片散热设计难度以及散热 钟将通过靠近时钟引脚 的正常输入进入器件 ．冉通过 CLKINT向 和封装成本 的明显增加 ，芯片的可靠性也明显 。F降，过 岛的温度 器件提供时钟资源 。 会引起 电参数的漂移 、器件的失效和有关封装的故障。本文以 采用这种输入电路后 ，Il}1于常规 I／0足j态的，闽此J}J户不必 AeteleX系列以及SX，sX—A系列器件为例 1『1，详细描述r器件的 担心时钟进入器件。当然，增加一缄 门电路会产生0．6ns的较大时 结构特点与i殳计技巧。根据 P=c~CVDD2f功耗分析 ，低功耗的电路 钟延时，幸好这在多数低功率设 计中是可 以接受的。注意应将与 设计可以从减小开关活动的次数、降低丁作 电 和降低lT作频率 CIKINT缓冲器相戈的CLKA或 CIKB引脚接地 。 等几方面进行考虑。其中功耗 I_VDD的平方成正比，所 以VDD 此外还要注意。CLKINT只可用作连线时钟 ，HCLK并不具备 的降低是降低 电路功耗最有效的方法。其他参数的优化设计c乜口『 将 内部走线网连接到 HCIK的能力，