姜书艳 数字逻辑设计及应用 13.pptVIP

Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践) Documentation Standard and Circuit Timing (文档标准和电路定时) Commonly Used MSI Combinational Logic Device (常用的中规模组合逻辑器件) Review of Last Class (内容回顾) 6.1 Documentation Standard (文档标准) Signal Name and Active Level (信号名和有效电平) Bubble-to-Bubble Logic Design (“圈到圈”逻辑设计) Review of Last Class (内容回顾) 6.2 Circuit Timing (电路定时) Propagation Delay (传播延迟) Timing Analysis (定时分析) Timing Diagram (定时图) Commonly Used MSI Combinational Logic Device(常用中规模组合逻辑器件） Decoders (译码器) Encoders (编码器) Multiplexers (多路复用器) Parity Circuits (奇偶校验) Comparators (比较器) Adders (加法器) 6.4 Decoder（译码器） Binary Decoder (二进制译码器) The 74x139 Dual 2-to-4 Decoder(双2-4译码器74x139) Consider: How to make a 5-to-32 Decoder with 3-to-8 Decoder? (思考：用74x138设计 5-32 译码器) Control inputs of three low-order bits of a 5-bit code word (5个输入的低3位控制输入) Control chips of two high-order bits of a 5-bit code word (5个输入的高2位控制片选) ——Use 2-to-4 Decoder ( 利用 2-4 译码器) 补充：用译码器和逻辑门实现逻辑函数 用译码器和逻辑门实现逻辑函数 用译码器和逻辑门实现逻辑函数 BCD Decoder (二－十进制译码器) 6.4.8 Seven-Segment Decoders(七段显示译码器) 6.4.8 Seven-Segment Decoders(七段显示译码器) Input code: 4-bit BCD [ 输入信号：BCD码（用A3A2A1A0表示）] Output Code: Seven-Segment Code [ 输出：七段码（的驱动信号）a ~ g ] 1 表示亮(On)，0 表示灭(Off) 回顾：组合电路的综合 要求设计一个七段显示译码器 逻辑抽象，得到真值表 选择器件类型 采用基本门电路实现，利用卡诺图化简 采用二进制译码器实现，变换为标准和形式 电路处理，得到电路图 第六章 作业（四版） 6.20 (a) (c) (e) 6.31 6.32 6.33 6.41:用MSI和SSI设计 6.43 6.38 6.47 第五章 作业 5.19(6.20) (a) (b) (c) 5.82(6.43) 5.85(6.41)用MSI和SSI设计 5.31(6.31) 5.32(6.32) 5.34(6.33) 5.36（6.38） 5.40(6.47) 用译码器和逻辑门实现逻辑函数 Digital Logic Design and Application (数字逻辑设计及应用) * * Digital Logic Design and Application (数字逻辑设计及应用) Digital Logic Design and Application (数字逻辑设计及应用) Digital Logic Design and Application (数字逻辑设计及应用) A B F 0 0 0 0 1 0 1 0 0 1 1 1 A B F 开关状态：1－闭合、0－断开 灯的状态：1－亮 、0－不亮 逻辑与：当且仅当所有输入条件都有效时，输出状态才有效。 开关状态：0－闭合、1－断开 灯的状态：0－亮 、1－不亮 A B F 0 0