姜书艳 数字逻辑设计及应用 23.pptVIP

Chapter 7 Sequential Logic Design Principles( 时序逻辑设计原理 ) Latches and Flip-Flops (锁存器和触发器 ) Clocked Synchronous State-Machine Analysis (同步时序分析) Clocked Synchronous State-Machine Design (同步时序设计) Basic Conceptions (基本概念) Combinational Logic Circuit（组合逻辑电路） Sequential Logic Circuit（时序逻辑电路） State, Finite State Machine （状态 、FSM有限状态机） Feedback Sequential Circuit（反馈时序电路） Clocked Synchronous State Machine （时钟同步状态机） Mealy型 和 Moore型 Latches and Flip-Flops(锁存器和触发器) Several Concepts (几个概念)： Clock, Clock Period, Clock Frequency （时钟、时钟周期、时钟频率） A clock signal is Active High (时钟信号高电平有效) Clock tick, Duty cycle （触发沿、占空比） Latches and Flip-Flops(锁存器和触发器) Bistable Elements, Metastable Characteristic (双稳态元件、亚稳态特性) Latches（锁存器） Flip-Flops（ F/F, 触发器） Clocked Synchronous State-Machine Structure (时钟同步状态机结构) Clocked Synchronous State Machine Analysis (时钟同步状态机分析) 由电路图确定激励方程和输出方程（组合电路） 将激励方程代入触发器特征方程得下一状态Q* —— 状态方程（转移方程），时序的 利用状态转移方程、输出方程构造状态/输出表 画出状态图、波形图（可选） 检查电路是否可以自启动 描述电路功能 Clocked Synchronous State Machine Design (时钟同步状态机设计) 根据命题构造状态/输出表 状态化简（状态最小化） 状态编码（状态赋值） 建立转移/输出表（考虑未用状态的处理） 选择触发器作为状态存储器 得到激励方程和输出方程 画逻辑电路图 设计入门：两个简单的例子 设计一个3位二进制模8计数器 ? 设计一个110序列检测器 ? 状态表设计举例 例一（7.4.1）；例二（7.4.6）；例三（7.4.6） 状态图设计（雷鸟车尾灯 ? ） 猜谜游戏 ? Chapter 8 Sequential Logic Design Practices ( 时序逻辑设计实践) SSI Latches and Flip-Flops (SSI型锁存器和触发器) MSI Device: Counters, Shift Registers (MSI器件：计数器、移位寄存器) Others: Documents, Iterative, Failure and Metastability (其它：文档、迭代、故障和亚稳定性) 8.1 Sequential-Circuit Documentation Standards (时序电路文档标准) 8.1.1 General Requirements (一般要求) 8.1.2 Logic Symbols (逻辑符号)： Edge-Triggered, Master/Slave Output ( 边沿触发、主从输出 ) Asynchronous Preset (at the Top) and Clear (at the Bottom) ( 异步预置（顶端）、异步清零（底端） ) 8.1 Sequential-Circuit Documentation Standards (时序电路文档标准) 8.1.3 State-Machine Description (状态机描述) Word descriptions, State tables, State Diagrams, Transition Lists (文字、状态表、状态图、状态转移列表) 8.1.4Timing Diagrams and Specifications ( 时序图及其规范) 8