姜书艳 数字逻辑设计及应用 25.pptVIP

Chapter 8 Sequential Logic Design Practices ( 时序逻辑设计实践) SSI Latches and Flip-Flops (SSI型锁存器和触发器) MSI Device: Counters, Shift Registers (MSI器件：计数器、移位寄存器) Others: Documents, Iterative, Failure and Metastability (其它：文档、迭代、故障和亚稳定性) 课程设计（小论文）提交格式 文件名：学号-姓名-题目 发送回执 MSI Counters (MSI计数器) 74x161、74x163 4-Bit Binary Up-Counters (with Asynchronous/Synchronous Clear) (4位二进制加法计数器（异、同步清零）) 74x160、74x162 1-Bit Decade (BCD Code) Up-Counters (with Asynchronous/Synchronous Clear) (1位十进制（BCD）加法计数器（异、同步清零）) MSI Counter (MSI计数器) 74x169 4-Bit Binary Up/Down Counter (4位二进制可逆计数器) 计数器可以用作分频器 Any Modulus Counter(任意模值计数器) 利用SSI器件构成 —— 时钟同步状态机设计 利用MSI计数芯片构成 —— 利用n位二进制计数器实现模m计数器 分两种情况考虑： m 2n m 2n Any Modulus Counter(任意模值计数器) Consider two cases (分两种情况考虑)： m 2n m 2n Shift Register (移位寄存器) 移位寄存器结构 串入串出、串入并出、并入串出、并入并出 MSI移位寄存器 串入并出74x164、并入串出74x166 通用移位寄存器74x194、74x299 移位寄存器的应用 用作计数器、序列发生器 进行串/并转换 8.5.3 Shift-Register Counters(移位寄存器型计数器) 8.5.5 Twisted-Ring Counters（扭环计数器） 修改成自启动的方法 不影响有效循环 无效循环中至少有一个状态能直接或间接进入有效循环 电路应最简 枝尽可能短 检查修改后的状态图是否只有一个圈，若只有一个圈，则宣告成功。否则，重复第二步，直到状态图只有一个圈，其余都是枝为止。 Self-Correcting Design (自校正设计) Use an Universal Register to perform a Ring Counter(利用通用寄存器74x194实现环形计数器) 利用通用寄存器74x194实现扭环计数器 8.5.6 Linear Feedback Shift-Register Counter(LFSR,线性反馈移位寄存器计数器) Serial-to-Parallel Conversion(串/并转换) Serial-to-Parallel Conversion(串/并转换) Sequence Pulse Generator(顺序脉冲发生器) 利用移位寄存器构成 —— 注意自校正（环形计数器） 利用计数器和译码器构成 —— 注意“毛刺”（二进制计数器的状态译码） 8.4.4 二进制计数器状态的译码 Serial Signal Generator(序列信号发生器) —— 用于产生一组特定的串行数字信号 例：设计一个 110100 序列信号发生器 利用触发器 利用计数器 利用移位寄存器 移位寄存器实现序列检测功能 8.6 Iterative versus Sequential Circuits(迭代与时序电路) 8.7 Synchronous Design Methodology  (同步设计方法) Synchronous System Structure and Design Methodology (同步系统结构和设计方法) 8.8.1 Clock Skew (时钟偏移) 同一个时钟信号在不同的时刻到达不同的器件（Figure 8- 65） 一个时钟信号的扇出系数不足以驱动所有输入端，有必要提供多个完全相同的时钟（Figure 8- 66） 使多个时钟信号的输出负载基本平衡 注意时钟信号的通路（Figure 8- 67） 将CLOCK信号线布置为树形结构（Figure 8- 68） 时序逻辑部分小结 第7章 时序逻辑设计原理 第8章 时序逻辑设计实践 第7章 基本原理 基本时序元件 锁存器 和 触