数电实验汇报时序逻辑电路.docVIP

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验报告 课程名称:数字电子技术基础实验 指导老师:樊伟敏 成绩:__________________ 实验名称:时序逻辑电路实验 实验类型:设计类 同组学生姓名:__________ 一、实验目的和要求(必填) 二、实验内容和原理(必填) 三、主要仪器设备(必填) 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析(必填) 七、讨论、心得 一、实验目的和要求 1. 加深理解时序电路的工作原理。 2. 掌握同步时序逻辑电路的设计与调试方法。 3. 了解集成时序逻辑电路的应用。 4. 提高分析实验中出现的问题的能力,学习自启动电路的设计方法。 二、主要仪器与设备 实验选用集成电路芯片:74LS00(与非门)、74LS55(与或非门)、74LS74(双D 触发器)、74LS107(双J—K 触发器),74LS161中规模集成计数器,GOS-6051 型示波器,导线,SDZ-2 实验箱。 三、实验内容和原理、数据记录 1. 用74LS107型J-K触发器和74LS11三输入与非门设计一个8421BCD码的同步十进制加法计数器并进行实验。 2. 用74LS74双D触发器二片和74LS55或非门三片设计一个三相脉冲分配电路并进行实验。 要求:用环形计数器来构成一个可逆三相脉冲分配电路。电路的三个输出分别用A、B、C表示,当可逆分配控制端X=“1” 时,输出相序为: 当可逆分配控制端X=“0” 时,输出相序为: 用74LS161中规模集成计数器和74LS00型与非门,设计一个60进制和24进制计数器。 实验原理:手写 实验结果:数字钟电路可以正常工作。 4. 用74LS161中规模集成计数器和74LS00型与非门,构成一个十进制计数器。示波器观察观察CP、Q1、Q2、Q3、Q4的波形,并绘制其波形。 实验原理:手写 实验波形:用示波器观察所得的波形: 波形图: 实验结果:10进制计数器可以正常工作。 四、实验心得 1使用示波器,在把电路的输出接到示波器上时,探头最好直接接到电路的输出端,减少不必要的导线以减少干扰信号,并且把信号衰减10倍送入示波器,以增加输入阻抗。且观察波形时避免碰触导线,否则波形会晃动模糊。 2实验中不用的使能管脚都要接上相应的电平,防止干扰。 3在实际时序逻辑设计电路中,具有同步保持功能的芯片,最好设计成同步时序电路,设计简单,信号干扰会减少。没有同步保持功能的芯片,则最好计成同步时序电路,因为cp脉冲作用时干扰信号可能会影响芯片输出状态。 实验名称:时序逻辑电路实验 姓名: 学号: 实验名称:时序逻辑电路实验 姓名: 学号: 6 5 1 专业: 姓名: 学号: 日期:2010.5.26 地点:东三306 B-1 Qc Qb Qb Qa Qa CP QB QA CP QA Qc Qc QB QD

文档评论(0)

shaoye348 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档