chap2VerilogHDL语言规则.ppt

  1. 1、本文档共166页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
chap2VerilogHDL语言规则

forever循环应包括定时控制或能够使其自身停止循环,否则循环将无限进行下去! 尽管Quartus II支持该语句,但一般情况下是不可综合的!如果forever循环被@(posedge clock)形式的时间控制打断,则是可综合的。 forever在测试模块中描述时钟很有用! always_demo .v位于always_demo文件夹 assign语句在always块之外;循环语句forever语句是在initial块中! 见《数字系统设计与Verilog HDL》P170 参见《从算法设计到硬线逻辑的实现——实验练习与Verilog语法手册》P14~15 $random参见《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》P61 采用Modelsim进行仿真! 见《数字系统设计与Verilog HDL》P172[例6.14] count0s_function.v位于function文件夹 采用Quartus II进行仿真! 见《数字系统设计与Verilog HDL》P172[例6.15] tryfunct.v位于function文件夹 factorial=op?1:0; //当op非零时, factorial=1,否则=0。 为避免出错,在同一个块内,不要将输出重新作为输入使用! 备注:若块内有多个赋值语句,则在块结束时同时赋值。 参见“Quartus II支持的Verilog HDL行为模型.doc” ——fork语句是不可综合的!用在测试文件中,在描述并发形式的行为时很有用。 参见《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》P38例4 见《数字系统设计与Verilog HDL 》 P161 见《数字系统设计与Verilog HDL 》 P161例6.6,主要应用于计时计数器 counter60.v位于counter60文件夹 语句assign cout = ((qout == 8h59)cin)? 1:0;表示当qout == 8h59且cin=1时,cout=1,而不论此时有无时钟到来;否则cout=0。 case语句与if-else语句有什么区别呢? if-else语句适于对不同的条件,执行不同的语句;对于每个判定只有两个分支。 case语句适于对同一个控制信号取不同的值时,输出取不同的值!它是多分支语句。 当控制信号只有一个时,最好采用case语句,比较简洁! 见《数字系统设计与Verilog HDL 》 P163例6.8 参见《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》P44 本来是想实现一个二选一的数据选择器,但如果不列出所有条件分支,则生成了不想要的锁存器。 MAX + PLUS II和Quartus II都支持for语句! (见《数字系统设计与Verilog HDL》P165[例6.10]) 位于voter7文件夹中 用for语句实现两个8位二进制数乘法(见《数字系统设计与Verilog HDL 》 P165[例6.11]) mult_for.v位于mult_for文件夹中 见《数字系统设计与Verilog HDL》P166[例6.12] mult_repeat.v位于mult_ repeat文件夹中。 参见《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》P46~47 count1s_while.v位于count1s_while文件夹中。 count1s_for_good.v位于count1s_for文件夹中。 * 包括系统级,算法级,RTL级 1). 逻辑功能描述——算法级 注:首先必须根据逻辑功能写出逻辑表达式! [例2.1] 用逻辑表达式实现4选1数据选择器 module mux4_1(out,in1,in2,in3,in4,cntrl1,cntrl2); output out; input in1,in2,in3,in4,cntrl1,cntrl2; assign out=(in1 ~cntrl1 ~cntrl2) | (in2 ~cntrl1 cntrl2) | (in3 cntrl1 ~cntrl2) | (in4 cntrl1 cntrl2) ; endmodule 2、 Verilog HDL的行为级描述 * 2). case语句描述——RTL级

文档评论(0)

shuwkb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档