EDA技术课设.doc

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术课设

EDA技术课程设计报告 题 目 智力抢答器的 学 院 信息科学与工程学院 专 业 电子信息工程 学生姓名 白奉强 学 号 201310312216 年级 2013 级 指导教师 程 皓 职称 副 研 究员 2016 年 12 月 21 日 课程设计题目: 智力抢答器的 学生姓名: 白奉强 设计报告成绩 (按照优、良、中、及格、不及格评定) 指导教师评语: 指导教师(签名) 年 月 日 说明:指导教师评分后,设计报告交院实验室保存。 智力抢答器的 摘要:以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程逻辑器件设计具有扩充功能的抢答器。它以erilog HDL硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。本抢答器的电路主要有四部分组成:鉴别锁存电路、、计分电路以及扫描显示模块的电路,并利用Quartus II工具软件完成了erilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途 FSM);Verilog;智力抢答器 目 录 绪论 1 1. 课程背景 1 2. 选题的目的和意义 1 3. 主要的研究内容 1 第1章 设计方案 2 1.1 有限状态机 2 1.2 系统功能要求分析 2 1.3 系统整体设计 3 第2章 抢答器的逻辑设计与仿真 4 2.1 模块描述 4 2.2 抢答器的源程序 4 第3章 系统仿真结果 6 第4章 绪论 6 参考文献 8 附录 8 绪论 课程背景 EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的,EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度,利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成,现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域,都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中,从设计、性能测试及特性分析直到飞行模拟,都可能涉及到EDA技术。 选题的目的和意义 1、熟悉语言 2、学习智力抢答器的设计,调试,仿真以及对仿真波形的调试理论联系实际,巩固和运用所学课程,提高分析、解决计算机技术实际问题的独立工作能力,通过对一个智力抢答器的设计,进一步加深对计算机原理以及数字电路应用技术方面的了解与认识,进一步熟悉数字电路系统设计、制作与调试的方法和步骤。巩固所学课堂知识,理论联系实际,提高分析、解决计算机技术实际问题的独立工作能力。要的研究内容 1、熟悉语言 2、学习智力抢答器的设计,调试,仿真以及对仿真波形的调试设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后,若参加者按抢答开关,则该组指示灯亮并用组别显示电路显示抢答者的组别。此时,电路具备自锁功能,使别组的抢答开关不起作用。 设置计分电路。每组在开始时预置成100分,抢答后主持人计分,答对一次加10分。 设置犯规电路。对提前和超时抢答的组别鸣喇叭示警,并由显示电路显示出犯规组别。 有限状态机 有限状态机是一类很重要的时序电路, 是许多数字系统的核心部件,也是一种抽象的机制,它在任意时刻都处于有限状态集合中的某一个状态。它可以应用于从系统分析到设计的所有阶段。有限状态机的优点在于简单易用,状态间的关系清晰直观。有限状态机设计因其程序结构简单, 是VHDL 语言中一种较常用的描述方法。在一些实用逻辑系统中,有许多是

文档评论(0)

shuwkb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档