二维RS乘积码的设计及FPGA实现.pdf

二维RS乘积码的设计及FPGA实现 王凤麟1，罗佳慧2，李广军3 电子科技大学微电子与固体电子学院，成都610054 1w163．com 摘要：lIS码具有很强的纠正突发错误的能力，因此广泛应用于无线通信。乘积码进行交织将错误分散， 在内码中产生了大量随机错误，这使内码采用IIS码纠错效果变得不明显。本文介绍了一种交织方案，极大提 错译码后BER=0．838×10～。 关键词：RS乘积码；交织；FleA；迭代译码 RS Codes FPGA OfTwo-dimensionalProductAndIt’S Design Jiahui2，Li WangFengtinl，Luo Guangjun3 SchoolOfMicmelectronicsAndSolid-state Electronics，UESTC，Chengdu，610054 1wi163．corn used is of elTor．Soitis inwire· Abstract：Reed—Solomon(RS)code capablecorrectinggusty widely lesscommunication．Productcodes interleaveand stochasticerrorstoinner separateerrol瞎by producemany method to code．Itmakeinnercodeshave a aboutinterleave poorcorrectingcapability．Thispaperpresents RS innercode’S thesaⅡletime．two-dimensionalcodesiscreated improve correctingcapability．At product In oar itemtive BER=2．99×10—3channel．Thefinal by decoding．Wheninput FEC system． codes；interleave；FPGA；iterative Keywords：RSproduct decoding 引言 提高信息传输的有效性，是通信系统设计追求的重要目标。Rs码是当今应用最广泛和有效的差错 控制编码方式之一。乘积码由于可以进行多次迭代纠错译码，同样在通信设计中具有很强的竞争力。将 两者的结合是一种近乎完美的方案。乘积码可以看成是中间加了一个交织器的级