二进制译码器综述.pdf

第18@增刊2 系统仿真学报@ v01．18S。ppl．2 2006年8月 Journalof Simulation Aug．，2006 System 二进制译码器综述 高小鹏，万寒 (北京航空航天大学计算机学院，北京100083) 摘要：指令二进制码的译码过程是指令集模拟器、反汇编器以及调试器等软件的重要组成部分， 译码效率直接影响到这类工具的性能。硬件译码中多个逻辑表达式可并发求值，而软件译码是串行 过程，速率较低，成为ISS等软件工具性能提升的瓶颈。随着ISS由简单的解释型发展为编译型， 二进制码译码器也随之朝着性能提升、可适用于多种体系结构、易于软件维护的方向发展。本文分 析现有的典型指令模拟器的译码部分，并对其进行分类：由简单的逐条指令译码过程构成的循环， 发展至直观的译码结果的缓存，再到利用编译器对译码过程的加速，以及针对ISS便于向多种体系 结构移植而构建的译码器生成算法的研究。分析各种译码方式的优缺点，包括速率、可移植性及软 件维护性等方面。 关键词2二进制码译码器；指令集模拟器；转换缓存；编译型模拟；决策树；可移植性 中图分类号：TP391．9文献标识码；A 文章编号l 1004．731X(2006)s2．0777．04 Decoders：A Binary Survey GAO Han Xiao-peng，WAN Scienceand of (Computer UniversityAeronautics＆Astronautics，B删ing100083，China) EngineeringDepartment,Beijing an as Abstract：Thedecoderis ofsoftwaretoolssuchinstructionset binary importantcomponent the these disassemblersand ofthebinarydecoder affectsperformanceof softwaretools． debuggers．Thee墒ciency directly on basedhardwarewhere callbe makesa theISS．The on especially strongimpact decoding multiplelogicexpressions evaluated isa flow．Therefore，theof concurrently；however,softwaredecodingsequential speedbinar