01微机系统导论概论.ppt

* * 此处可以做一个形象的比喻：单总线—市政府只开一个门办公；双总线—开两个门办公；双重总线—加设一个办公室处理更频繁的事情 * * 面向系统的总线结构 目前采用的总线结构可分为单总线、双总线和双重总线 单总线结构 系统存储器M和I/O 接口均使用同一组信息通路，因此，CPU对M的读/写和对I/O接口的输入/输出操作只能分时进行。 双总线结构 M和I/O接口各具有一组连通CPU的总线，CPU可以分别在两组总线上同时与M和I/O交换信息,因而拓宽了总线带宽,提高了总线的数据传输效率。 双重总线结构  有局部总线与全局总线。 CPU通过局部总线访问局部M和局部I/O时, 工作方式与单总线相同； 当系统中CPU需要对全局M和全局I/O 访问时，则必须由总线控制逻辑统一安排才能进行,这时该微处理器就是系统的主控设备。 整个系统便可在双重总线上实现并行操作,从而提高了系统数据处理和数据传输的效率。 ② 1.3 微处理器组成 微处理器由运算器、控制器和内部寄存器阵列3部分组成。 图1.6 8位微处理器的结构 1.3.1 运算器 运算器又称为算术逻辑单元ALU (Arithmetic Logic Unit),用来进行算术或逻辑运算以及移位、循环等操作。 参加运算的两个操作数，一个来自累加器A (Accumulator)，另一个来自内部数据总线,可以是数据寄存器DR(Data Register)中的内容，也可以是寄存器阵列RA中某个寄存器的内容。 运算结果送回累加器A暂存。 1.3.2 控制器 1.指令寄存器IR 存放从存储器中取来的将要执行的指令（操作码）。 2.指令译码器ID 对IR中的指令进行译码，以确定该指令应执行什么动作。 3.可编程逻辑阵列PLA 用来产生取指令和执行指令所需的各种微操作控制信号。 1.3.3 内部寄存器 1.累加器A 累加器是用得最频繁的一个寄存器。在进行算术逻辑运算时，它具有双重功能：运算前，用来保存一个操作；运算后，用来保存结果。 2.数据寄存器DR 数据寄存器DR用来暂存数据或指令。 从存储器读出时，若读出的是指令，经DR 暂存的指令通过内部数据总线送到指令寄存器IR;若读出的是数据, 则通过内部数据总线送到有关的寄存器或运算器。 向存储器写入数据时,数据是经数据寄存器DR，再经数据总线DB写入存储器的。 3.程序计数器PC 程序计数器PC中存放着正待取出的指令的地址。 根据PC中的指令地址，准备从存储器中取出将要执行的指令。 通常, 程序按顺序逐条执行。任何时刻, PC 都指示微处理器要取的下一个字节或下一条指令(对单字节指令而言)所在的地址。因此,PC具有自动加1的功能。 4.地址寄存器AR  地址寄存器AR用来存放正要取出的指令的地址或操作数的地址。 在取指令时，将PC中存放的指令地址送到AR，根据此地址从存储器中取出指令。 在取操作数时，将操作数地址从CPU通过内部数据总线送到AR，再根据此地址从存储器中取出操作数；在向存储器存入数据时，也要先将待写入数据的地址送到AR，再根据此地址向存储器写入数据。 5.标志寄存器F 标志寄存器F用来寄存执行指令时所产生的结果或状态的标志信号。 关于标志位的具体设置与功能将视微处理器的型号而异。根据检测有关的标志位是0或1,可以按不同条件决定程序的流向。 CPU cache 主存储器 辅助存储器 海量存储器 内存储器 外存储器 存储体系结构 1.4 存储器概述 存储器用来存储程序和数据。分两大类：内存储器和外存储器。 内存：存放当前正在使用或经常使用的程序和数据，CPU可以直接访问。 外存：存放不常使用的海量数据，CPU使用时要先调入内存。与外设相关。 “优盘”，是什么概念？ 1.4.1 基本概念 位（Bit）：指一个二进制位，它是计算机中信息储存的最小单位。 字节（Byte）： 指相邻的８个二进制位。1B＝8bit；1024个字节构成一千个字节，用kB表示；1024 kB＝1MB；1024MB＝1GB； Q：1吉内存＝1吉硬盘吗？ 字（Word）：2个字节组成一个字来标识16位数据的长度。 字长: 表示计算机数据总线上一次能处理的信息的位数，即位长，并由此而定义是多少位的计算机,如1位机，4位机、8位机、16位机、32位机等。 存储单元：存储器中能够存储一个字节数据的单位。 存储容量：存储单元的总数目，取决于地址线的根数。 存储地址：人为地赋予每个单元一个编号。 注意区别： 各存储单元的地址与该地址中存放的内容是完全不同的意思，不可以混淆。 ③ 1.4.2 存储器的组成 随机存取存储器由存储体、地址译码器、控制电路组成