06章输入输出与中断系统概论.ppt

第 6 章 6.1 输入/输出与接口概述 6.2 输入/输出端口及其编址方式 6.3 CPU与外设之间的数据传送方式 6.4 中断系统的基本概念 6.5 8086微处理器的中断系统 6.6 8259A可编程中断控制器 6.2 输入/输出端口及其编址方式 由于计算机连接的外设一般有很多个，为了能在众多的外设中寻找到要与主机通信的外设，就必须知道这个外设的地址，就像前面介绍存储器一样，要想和其中的某个存储单元交换信息就必须知道它的地址。同理，I/O系统同样存在设备选择的问题，解决这个问题有两种方式：一是统一编址；二是独立编址。 1．统一编址方式 这种编址方式是将I/O系统中的主存和外设的地址联合起来进行编址，二者在逻辑上是同一个地址空间，因此，统一编址方式不需要设置专门的I/O指令，给编程人员带来极大方便。 但是采用这种编址方式也有缺点，由于I/O端口占用了部分内存空间，减少了内存的可用范围，并且访问指令通常比专用的I/O指令长，因此执行时间也较长。 2. 独立编址方式 这种编址方式是指I/O端口与内存分别独立编址，各自有独立的地址空间，采用专用的I/O指令（如IN，OUT），在IBM-PC上经常采用这种编址方式。 采用独立编址的优点：I/O端口存储器地址截然分开，故I/O端口地址和存储器地址可以相互重叠，而且不会混淆，从而使程序更清晰，易于理解。缺点是由于专用的I/O指令通常对端口的寻址方式少，访问方式不够灵活，需要增加对I/O地址访问的控制电路，增加系统的复杂性。 以上两种编址方式各有利弊，在使用中应用什么编址方式应根据具体情况而定。一般来说，对于外设很多的系统，可以采用独立编址方式；如果外设较少，对内存的占用不太多，又能减少指令系统的规模，宜采用统一编址方式。 6.3 CPU与外设之间的数据传送方式 四、输入/输出的控制方式： ①程序控制方式 ②中断控制方式 ③直接存储器存取方式 ④输入输出处理机方法 （四）输入/输出处理机方式 6.4.2 中断源与中断识别 1. 中断源 使CPU发生中断的来源称为中断源。中断源的类型有以下几种。 1）外部中断 这种中断的来源来自主机外部，如外设的I/O请求、定时时间到或电源掉电等。 外部中断是由外部中断源对CPU产生的中断请求，中断分为非屏蔽中断和可屏蔽中断两种。8086/8088?CPU的外围引脚上有两个中断请求输入引脚NMI和INTR。 非屏蔽中断不受CPU中断允许标志位IF的影响，一旦有中断请求，CPU必须响应。当外部中断源的中断请求信号加至NMI引脚时，就产生非屏蔽中断。非屏蔽中断由CPU内部自动提供中断向量码(n=2)，以便及时响应。NMI中断可用来处理微型计算机系统的紧急状态。在IBM PC/XT机中，NMI中断用来处理存储器奇偶校验错和I/O通道奇偶校验错等事件。非屏蔽中断的优先权高于可屏蔽中断。 可屏蔽中断的中断请求可以在CPU内部设置一个中断允许标志位“IF”，当IF为“1”时，CPU接收中断请求；当IF为0时，中断源被屏蔽掉，即CPU控制是否响应中断。 非屏蔽中断是指中断请求不能在CPU内部被屏蔽掉，当非屏蔽中断源请求时，CPU必须给与响应，因此，非屏蔽中断一般用来处理紧急事情如电源掉电等。 2）内部中断 内部中断是指CPU内部事件及执行软中断指令所产生的中断请求。已定义的内部中断如下： （1）除数为零中断。该中断向量码为0。执行除法指令时，如果除数为0或商超过寄存器所能表达的最大值，则无条件产生该中断。 （2）单步中断。该中断向量码为1。单步中断是在调试程序过程中为单步运行程序而提供的中断。当设定单步操作时，标志寄存器的TF=1，这样使CPU执行完一条指令就产生该中断。 （3）断点中断。该中断向量码为3。断点中断在调试程序过程中为设置程序断点而提供的中断。执行INT3指令或设置断点可产生该中断。INT 3指令功能与软件中断相同，但是为了便于与其他指令置换，它被设置为1字节指令。 （4）溢出中断。该中断向量码为4。在算术运算程序中，若在算术运算指令后加入一条INTO指令，则INTO指令将测试溢出标志OF。当OF=1（运算溢出），该中断发生。 （5）软件中断。软件中断一般在程序中预先安排好某条指令，当程序执行到该处之后便会发生中断。如由“trap”指令产生的中断。执行软件中断指令INTn即产生该中断，n为中断向量码。 2. 中断识别 当有多个中断源同时请求中断时，CPU要能识别不同的中断源。中断源识别的目的就是可以形成某个中断服务程序的入口地址，从而实现程序的转移。在8086/8088中断系统中，由中断源自身提供其编码，供CPU进行识别。 6.4.3 中断优先权 当有多个中断源同时向CPU发出请求时，CPU在任何瞬间只能接收到一个中断源的请求