- 1、本文档共98页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
目 录
前言…………………………………………………………………………………1
实验一 系统电源组成实验……………………………………………………8
实验二 系统结构组成实验………………………………………………… 10
实验三 系统控制模块实验………………………………………………… 16
实验四 用户接口电路及2/4 线变换实验………………………………… 18
实验五 程控交换PCM编译码实验…………………………………………24
实验六 信号音产生实验…………………………………………………… 27
实验七 DTMF译码实验…………………………………………………… 31
实验八 主叫识别(CID )实验…………………………………………… 36
实验九 外线接口模块实验………………………………………………… 39
实验十 时分交换实验……………………………………………………… 41
实验十一 多级交换实验……………………………………………………… 44
实验十二 PC话务监视实验……………………………………………………46
实验十三 基于P C参数设置实验…………………………………………… 49
实验十四 PC软件管理实验………………………………………………… 51
实验十五 四方会议实验……………………………………………………… 53
实验十六 程控交换原理综合实验…………………………………………… 55
附录
程控交换机监控软件说明………………………………………………………… 57
前言
适用范围
程控交换实验系统是为了配合《程控数字交换与交换网》的教学而设计的实验装置,这套系统上除了完成理论验证实验外,还可以完成该课程设计、毕业设计,以及二次性开发。
本系统适合于各大学通信专业的专科生、本科生、研究生以及教师和相关的科研技术人员使用。
结构简介
结构图如图一所示。
程控交换实验系统采用模块化结构设计,主板实物结构图如下所示:
图二:主板实物结构图
1、 程控交换系统模块(系统控制板):
它是整个系统的核心部分,主要由DSP芯片TMS320VC5402和XILINX的FPGA芯片XCV200PQ240(或ALTERA的FPGA:EP1C6Q240)构成,完成程控交换当中的交换、控制功能。
程控交换系统模块的结构组成框图如图三所示。
DSP数字信号处理部分:
它由TMS320VC5402芯片、SRAM和FLASH构成微控制系统。完成信号的控制、FSK的编解码、DTMF信号的识别、计算机通信、EEPROM数据保存、铃音发生等多项功能。
板上S2开关用于设定DSP的工作方式和频率,外部晶振为12MHz,该系统DSP的标准工作频率是84MHz, 产品在出厂时已设定好,无需调整。在做二次开发时根据需要
进行调整,参看下表:
MP/MC 工作模式选择 MD1 MD2 MD3 时钟 0 0 0 15倍 0 0 1 10倍 0 1 0 5倍 0 1 1 保留 1 0 0 2倍 1 0 1 1/4 1 1 0 1倍 1 1 1 1/2 表一:DSP时钟模式
板上具有DSP的JTAG接口,用于二次开发使用。
FPGA可编程逻辑器件部分
它由XILINX公司的FPGA(XCV200PQ240芯片、17V02 PROM(或18V02 PROM))或者ALTERA公司的FPGA(EP1C6Q240芯片、EPC2LC20)构成,PROM完成配置功能,FPGA在系统中完成时隙交换、空分交换、中继通信和DSP I/O扩展、LCD显示控制等多项功能。
板上SW-DIP8 8位拨码开关是选择FPGA配置方式的。J1-J5全为“1”是PROM自行加载配置,全为“0”是计算机配置,出厂时默认是PROM加载,做二次开发时才需改动,切换配置模式时必须将此5位都拨到同一端。
M0-M2选择配置模式,见下表:
配置方式 M0 M1 M2 上拉 Master-serial 0 0 0 NO Boundary-scan 1 0 1 NO SelectMAP 1 1 0 NO Slave-serial 1 1 1 NO Master-serial 1 0 0 YES Boundary-scan 0 0 1 YES SelectMAP 0 1 0 YES Slave-serial 0 1 1 YES 表二:FPGA配置模式表
出厂时M0-M2已配置好无需改动。
P4为FPGA配置接口,P1为FPGA Boundary-sc
文档评论(0)