智力抢答器电路讲解.doc

电气与自动化工程学院课程设计评分表 课程设计题目： 智力抢答器电路 班级： 1608141 学号： 160814123 姓名： 吕兵斌 项目 评分比例 得分 课程设计出勤 10% 课程设计态度 20% 课程设计报告 40% 课程设计答辩 30% 课程设计总成绩 100 指导老师： 年 月 日 常熟理工学院电气与自动化工程学院 课程设计说明书 课程名称：电子技术基础 数字部分 设计题目：智力抢答器电路 班级： 1608141 姓名： 吕兵斌 学号： 160814123 指导老师： 设计时间： 2016-5-31 目录 1. 四路智力抢答器的组成框图……………………………4 2. 抢答电路…………………………………………………5 3. 控制部分…………………………………………………8 4. 计时电路…………………………………………………9 5. 报警电路…………………………………………………9 6. 心得体会…………………………………………………10 一·四路智力抢答器的组成框图 二·抢答电路 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，禁止其他选手抢答。 当处于工作状态是，有选手抢答时，按键信息送至优先编码器，经由优先编码器后送至锁存器锁存，然后送至译码显示电路显示，同时，控制电路将送一个信号到优先编码器使它停止工作。 74LS148 74LS148 是8 线－3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，将 8 条数据线（0－7）进行 3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。 0－7 编码输入端(低电平有效) EI 选通输入端(低电平有效) A0、A1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有效) GS 片优先编码输出端即宽展端(低电平有效) EO 选通输出端，即使能输出端 输入 输出 EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO H X X X X X X X X H H H H H L H H H H H H H H H H H H L L X X X X X X X L L L L L H L X X X X X X L H L L H L H L X X X X X L H H L H L L H L X X X X L H H H L H H L H L X X X L H H H H H L L L H L X X L H H H H H H L H L H L X L H H H H H H H H L L H L L H H H H H H H H H H L H 74LS279 四/R-/S 锁存器 简要说明: 279为四个/R-/S 锁存器，共有 54/74279 和 54/74LS279 两种线路结构型式,其 主要电器特性的典型值如下(不同厂家具体值有差别): 型号 tPD PD 54279/74279 12ns 90mW 54LS279/74LS279 12ns 19mW 四个锁存器中有 2 个具有 2 个置位端（/SA,/SB）。 当/S 为低电平，/R 为高电平时，输出端 Q 为高电平。当/S 为高电平，/R 为低电平时，Q 为低电平。当/S 和/R 均为高电平时，Q 被锁存在已建立的电平。 当/S 和/R 均为低电平时，Q 为不稳定的高电平状态。 对/SA和/SB，/S的低电平表示/SA和/SB只要有一个为低电平，/S的高电平表 示/SA和/SB均为高电平。 引出端符号： 1Q~4Q 输出端 /1S~/4S 置位端（低电平有效） /1R~/4R 复位端（低电平有效） 74LS48 7段显示译码器74LS48是输出高电平有效的译码器 三·控制部分 控制电路的作用是当主持人控制开关按下时，优先编码器工作，译码电路处于消隐状态，不显示数字。整个系统处于等待工作状态。有选手抢答时，显示选手编号，给予优先编码器一个禁止工作的信号，让他人无法作答。当主持人按下控制开关时，系统重新回到等待工作状态。 74LS74 双上升沿D触发器（有预置、清除端） 引出端符号 1