第2章 ARM处理器及系统结构(2016年2月17日)讲解.ppt

共129页 * * 其框架代码如下： IRQ_handler SUB R14,R14,#4 STMFD R13!,{R0-R3,R12,R14} …….. LDMFD R13!,{R0-R3,R12,PC}^ 除了正常的数据传送之外，还要将SPSR复制到CPSR。 共129页 * * 作业 3、中断优先级的实现方法有几种？分别是什么？ 4、ARM的快中断采用了几种措施来保证？这些措施是什么？ 1、ARM处理器有几种工作状态？分别 是什么？ 2、ARM处理器有几种运行模式？分别 是什么？ * 共129页 * * 处理器在响应中断源2的中断时，其程序流程如下： 共129页 * * 2.8.6 中断的处理过程 1、处理器响应中断的条件 处理器响应中断的条件主要有以下几个： （1）处理器程序状态寄存器的中断屏蔽标志处于非屏蔽状态； （2）没有更高级的中断请求正在响应或正在发出、正挂起； 共129页 * * （3）处理器在 现行指令执行结束后。 2、中断的处理过程 当有中断请求发生且满足上述条件时，计算机系统就会响应中断请求，并自动将被中断程序的下一条指令地址（断点地址）保存到堆栈和关闭中断；接下来便将自中断向量表查询得的与该中断源对应的中断向量送入PC，并转去执行中断服务程序。 共129页 * * 当执行到中断服务程序末尾时，执行中断返回指令或跳转指令，把保存的断点地址送回 PC，以在断点处接续执行被中断的程序。 共129页 * * 2.9 ARM的中断（异常） ARM处理器可以响应的中断（异常）有：中断、快中断、复位中断、软中断异常、预取指令中止异常、数据中止异常 和 未定义指令异常 7 种。 2.9.1 ARM的中断（异常）向量表 共129页 * * ARM有低端和高端两种向量表，用户可以根据需要选用其中一种，如下所示： 1、低端和高端向量表 共129页 * * ARM中断（异常）的各个向量在向量表中的分配如下： 中断（异常） 向量在低端向量表的地址 向量在高端向量表的地址 复位（RESET） 00xFFFF0000 未定义指令（UNDEF） 00xFFFF0004 软中断（SWI） 00xFFFF0008 预取指令中止（PABT） 0x0000000C 0xFFFF000C 数据中止（DABT） 00xFFFF0010 保留 00xFFFF0014 中断（IRQ） 00xFFFF0018 快中断（FIQ） 0x0000001C 0xFFFF001C 共129页 * * 处理器在响应中断（异常后），可以通过 两次跳转 转移到中断（异常）服务程序。两次跳转的示意图如下： 共129页 * * 2、中断（异常）向量表的保留项 在实际应用系统中，常常会需要多个中断（异常）向量表，这时就需要利用这个 保留项 中数据来对这多个向量表进行 区别。 2.9.2 ARM中断（异常）的管理 ARM按事件的紧急程度为每个中断（异常）都定义了一个固定的优先级别。 共129页 * * I位值 F位值 禁止的异常/中断 中断优先级 1 1 复位（RESET）中断 1 1 - 未定义指令（UNDEF）异常 6 1 - 软中断（SWI） 6 1 - 预取指令中止（PABT）异常 5 1 - 数据中止（DABT）异常 2 1 - 中断（IRQ） 4 1 1 快中断（FIQ） 3 I=1 表示禁止IRQ中断；F=1 表示禁止FIQ中断。 共129页 * * 1、普通中断（IRQ）和快中断（FIQ） 外部设备的中断请求可以通过两个中断请求输入端进入处理器，其中一个是叫做IRQ的普通中断，另一个是叫做FIQ的快中断。所谓普通中断就是前面讲过的中断，而 快中断 就是能比普通中断响应快的中断。 共129页 * * STMFD R13!,{R0,R4-R12,LR};压入堆栈 用下面的指令将现场数据弹出： LDMFD R13!,{R0,R4-R12,PC};弹出堆栈 这种压栈和出栈操作都比较费时，它们增加了中断处理的延迟时间。另外，由于处理器在响应一个IRQ中断后要经历两次跳转才能转到中断服务程序，因此也增加了一些延时。 用下面的指令实现现场数据的压栈： 共129页 * * 为减少延时，ARM在快中断中采取了 两个措施： （1）专门为快中断 FIQ 设置了一个 FIQ 模式，并为这个模式配置了 较多的私有寄存器，