【EDA设计】--”DDS信号发生器“研讨.doc

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子课程设计 ------DDS信号发生器合成器 学院: 专业班级: 姓名: 学号: 指导老师: 2012年12月 直接数字频率合成器(DDS) 设计任务与要求 直接数字频率综合技术,即DDS技术,是一种新型的频率合成技术和信号产生方法。利用EDA技术和FPGA实现直接数字频率合成器DDS的设计。 设计要求: 利用QuartusII软件实验箱实现DDS的设计; 通过实验箱上的开关输入DDS的频率和相位控制字,并能用示波器观察加以验证; 系统具有清零和使能的功能; DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现。 总体框图 N位 M f 图1 DDS总体框图 模块的功能 频率预置和调节电路 不变量K称作相位增量,也叫频率控制字。此模块实现频率控制量的输入。 相位累加器 相位累加器是一个带有累加功能的N位加法器,它以设定的N位频率控制字K作为步长进行线性累加,当其和满时,计数器清零,并进行重新运算,它使输出频率正比于时钟频率和相位增量之积。 相位寄存器 相位寄存器是一个N位的寄存器,它对输入端输入的数据进行寄存,当下一个时钟到来时,输出寄存的数据。 相位 频率控 f 量化 制字K 序列 N位 N位 N位 图2 相位累加器 相位累加器的组成=N位加法器+N位寄存器 相位累加器的作用:在时钟的作用下,进行相位累加 注意:当相位累加器累加满量时就会产生一次溢出,完成一个周期 的动作。 正弦查找表 正弦查找表ROM是DDS最关键的部分,也是最复杂的部分,设计时首先需对正弦函数进行离散采样,接着将采样的结果放到ROM模块的对应存储单元中,每一位地址对应一个数值,输出为8位。ROM中必须包含完整的正弦采样值,此设计采样256点,而且还要注意避免在按地址读取ROM内容时可能引起的不连续点,避免量化噪音集中于基频的谐波上。 相位量化序列 正弦幅度量化序列 N位 D位 图3 波形存储器 作用:进行波形的相位----幅值转换 原理: ROM的N位地址 把0° 360°的正弦角度离散成具有2N个样值的序列 ROM的D位数据位 则2N个样值的幅值量化为D位二进制数据 D/A转换器 D/A转换器的作用:把已经合成的正弦波的数字量转换成模拟量。 典型D/A转换器芯片DAC0832: DAC0832是一个8位D/A转换器。单电源供电,从+5V—+15V均可正常工作。基准电压的范围为正负10V;电流建立时间为1s;CMOS工艺,低功耗,仅20mW。DAC0832转换器芯片为20引脚,双列直插式封装,其引脚排列如图4所示。 1 20 2 18 19 8 17 9 7 6 11 5 12 4 16 15 14 13 3 10 图4 DAC0832引脚图 对各引脚信号说明如下: ▲ DI7—DI0:转换数据输入。 ▲ CS:片选信号(输入),低电平有效。 ▲ ILE:数据锁存允许信号(输入),高电平有效。 ▲ WR1:写信号(输入),低电平有效。 ▲ WR2:第2写信号(输入),低电平有效。 ▲ XFER:数据传送控制信号(输入),低电平有效。 ▲ IOUT1、IOUT2:电流输出1、2, DAC转换器的特性之一是:Iout1+Iout2=常数 ▲ RF

文档评论(0)

希望之星 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档