- 1、本文档共88页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1
第5章 存储器系统
2
主要内容:
存储器系统的概念
半导体存储器的分类及其特点
半导体存储芯片的外部特性及其与系统的连接
存储器接口设计(存储器扩展技术)
高速缓存
3
§5.1 概 述
主要内容:
存储器系统及其主要技术指标
半导体存储器的分类及特点
两类半导体存储器的主要区别
4
一、存储器系统
5
1. 存储器系统的一般概念
将两个或两个以上速度、容量和价格各不相同
的存储器用硬件、软件或软硬件相结合的方法
连接起来
系统的存储速度接近最快的存储器,容量接近
最大的存储器。
构成存储系统。
6
2. 两种存储系统
在一般计算机中主要有两种存储系统:
Cache存储系统
主存储器
高速缓冲存储器
虚拟存储系统
主存储器
磁盘存储器
7
Cache存储系统
对程序员是透明的
目标:
提高存储速度
Cache
主存储器
8
虚拟存储系统
对应用程序员是透明的。
目标:
扩大存储容量
主存储器
磁盘存储器
9
3. 主要性能指标
存储容量(S)(字节、千字节、兆字节等)
存取时间(T)(与系统命中率有关)
命中率(H)
T=H*T1+(1-H)*T2
单位容量价格(C)
访问效率(e)
10
4. 微机中的存储器
通用寄存器组及
指令、数据缓冲栈
高速缓存
主存储器
联机外存储器
脱机外存储器
片内存储部件
内存储部件
外存储部件
11
二、半导体存储器
12
1. 半导体存储器
半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。
能存放一位二进制数的半导体器件称为一个存
储元。
若干存储元构成一个存储单元。
13
2. 半导体存储器的分类
内存储器
随机存取存储器(RAM)
只读存储器(ROM)
14
随机存取存储器(RAM)
RAM
静态存储器(SRAM)
动态存储器(DRAM)
15
只读存储器(ROM)
只读存储器
掩模ROM
一次性可写ROM
EPROM
EEPROM
16
3. 主要技术指标
存储容量
存储单元个数×每单元的二进制数位数
存取时间
实现一次读/写所需要的时间
存取周期
连续启动两次独立的存储器操作所需间隔的最小时间
可靠性
功耗
17
§5.2 随机存取存储器
掌握:
SRAM与DRAM的主要特点
几种常用存储器芯片及其与系统的连接
存储器扩展技术
18
一、静态存储器SRAM
19
1. SRAM的特点
存储元由双稳电路构成,存储信息稳定。
p196
20
2. 典型SRAM芯片
掌握:
主要引脚功能
工作时序
与系统的连接使用
21
典型SRAM芯片
SRAM6264:
容量:8K X 8b
外部引线图
22
6264芯片的主要引线
地址线:A0------A12;
数据线:D0------D7;
输出允许信号:OE;
写允许信号:WE;
选片信号:CS1,CS2。
23
6264的工作过程
读操作
写操作
工作时序
24
3. 8088总线信号
8088
总
线
A19-A0
A15-A0
MEMR、MEMW
IOR、IOW
存储器
输入/输出
RD、WR
25
4. 6264芯片与系统的连接
D0~D7
A0
A12
?
?
?
WE
OE
CS1
CS2
?
?
?
A0
A12
MEMW
MEMR
译码
电路
高位地址信号
D0~D7
SRAM 6264
8088总线
+5V
┇
26
5. 存储器编址
00
11
00
00
11
11
00
00
01
01
10
10
低位地址(片内地址)
高位地址(选片地址)
27
存储器地址
片选地址
片内地址
高位地址
低位地址
内存地址
28
6264芯片的编址
片首地址
A19
A12
A0
A19
A12
A0
0 0 0 0 0 0 0 0 0 0 0 0 0
X X X X X X X
X X X X X X X
1 1 1 1 1 1 1 1 1 1 1 1 1
片尾地址
29
存储器编址
00
11
00
00
11
11
00
00
01
01
10
10
CS
0
0
译码器
1
CS
30
6. 译码电路
将输入的一组高位地址信号通过变换,产
生一个有效的输出信号,用于选中某一个
存储器芯片,从而确定了该存储器芯片在
内存中的地址范围。
将输入的一组二进制编码变换为一个特定
的输出信号。
31
译码方式
全地址译码
部分地址译码
32
全地址译码
用全部的高位地址信号作为译码信号,使
得存储器芯片的每一个单元都占据一个唯
一的内存地址。
33
全地址译码例
文档评论(0)