第5章并行口及应用范例.pptx

01:17 1 第5章 并行口及应用 01:17 2 内 容 01:17 3 5.1 80C51系列单片机内部并行口的结构 80C51系列单片机内部有4个8位双向的输入/输出口，分别为P0、Pl、P2和P3口。 这4个端口的每一位都可以作为双向通用I/O口使用。 在具有片外扩展存储器的系统中，P2口作为高8位地址线，P0口分时作为低8位地址线和双向数据总线。 80C51单片机4个I/O口在结构上是基本相同的，但又各有特点。 01:17 4 多路开关 功能：用于控制选通I/O方式还是地址/数据输出方式 方式控制：由内部控制信号产生 数据输出锁存器，用于数据位的锁存 两个三态的数据输入缓冲器 (BUF1和BUF2) 。 推拉式I/O驱动器：由两只场效应管（FET）组成，上面的场效应管构成上拉电路。 5.5.1 P0端口 Q Q D C Vcc 控制 AD0 P0R1 P0R2 D0 P0W P0口1位的内部结构 读锁存器 读引脚 锁存器 内部总线 写锁存器 地址/数据 P0.0 多路开关 1 0 字节地址80H，位地址80H～87H。 01:17 5 说明： 1、当CPU发出的控制信号为0时，P0口做双向I/O口，为漏极开路（三态） 2、当CPU发出的控制信号为1时，P0口为地址/数据复用总线（用于口扩展） 5.5.1 P0端口 01:17 6 5.5.1 P0端口 Q Q D C Vcc 控制 AD0 P0R1 P0R2 D0 P0W P0口内部结构 读引脚 锁存器 内部总线 写锁存器 地址/数据 P00 多路开关 1 0 3、 P0作输入/输出口的使用 （1） P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的C端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。 读锁存器 01:17 7 5.5.1 P0端口 Q Q D C Vcc 控制 AD0 P0R1 P0R2 D0 P0W P0口内部结构 读引脚 锁存器 内部总线 写锁存器 地址/数据 P00 多路开关 1 0 3、 P0作输入/输出口的使用 （2） P0作输入口使用 区分“读引脚”和“读锁存器”。 “读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线； 读锁存器 01:17 8 5.5.1 P0端口 Q Q D C Vcc 控制 AD0 P0R1 P0R2 D0 P0W P0口内部结构 读引脚 锁存器 内部总线 写锁存器 地址/数据 P00 多路开关 1 0 3、 P0作输入/输出口的使用 （2） P0作输入口使用 区分“读引脚”和“读锁存器”。 “读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线； “读锁存器”信号打开上面的缓冲器把锁存器Q端的状态读入内部总线。 读锁存器 执行下列指令时均为读锁存器操作。 ANL P0， ＃data ；(P0)← (P0)∧data ORL P0， ＃data ；(P0)← (P0)∨data； XRL P0， A ；(P0) ← (P0)⊕(A) INC P0 ；(P0) ← (P0)+1 01:17 9 5.1.2 P1端口 P1口内部结构如下图所示。 输出部分有内部上拉电阻R*约为20K。 其他部分与P0端口使用相类似（读引脚时先写入1）。 写数据 读端口 字节地址90H，位地址90H～97H。 01:17 10 P1口只作通用的I/O口使用，在电路结构上与P0口有两点区别： （1）因为只传送数据，不再需要多路转接开关MUX。 （2）由于P1口用来传送数据，因此输出电路中有上拉电阻，这样电路的输出不是三态的，所以P1口是准双向口。 注意： （1）P1口作为输出口使用时，外电路无需再接上拉电阻。 （2）P1口作为输入口使用时，应先向其锁存器先写入 “1”，使输出驱动电路的FET截止。 01:17 11 字节地址为A0H，位地址A0H～A7H。 5.1.3 P2端口 说明： 1、P2可以作为通用的I/O，也可以作为高8位地址输出输出。 2、当控制信号为1时 P2口输出地址信息， 此时单片机完成外部的取指操作或对外部数据存储器16位地址的读写操作。 3、当控制信号为0时,作为普通I/O口使用时 用法和P1口类似。 01:17 12 P3口的字节地址为B0H，位地址为B0H～B7H 。 5.1.4 P3端口 01:17 13 第二功能信号有输出和输入两类： （1）作通用的I/O输出， “第二输出功能”线应保持高电平，与非