第二章MOS器件与工艺基础研讨.doc

第二章 MOS器件与工艺基础 VLSIC的主流制造技术是MOS技术，因此，相关MOS器件基础知识就成为大规模、超大规模集成电路设计者必须掌握的基础知识。在本章中将介绍有关MOS器件的结构、工作原理、设计考虑以及有关基本理论。 2.1 MOS晶体管基础 2.1.1 MOS晶体管结构及基本工作原理 MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文缩写，平面型器件结构，按照导电沟道的不同可以分为NMOS和PMOS器件。典型的硅栅NMOS和PMOS器件的平面和剖面结构如图2.1（a）和（b）所示。 图2.1 NMOS和PMOS的平面与剖面结构示意图 由图可见，NMOS和PMOS在结构上完全相象，所不同的是衬底和源漏的掺杂的类型不同。简单的说，NMOS是在P型硅的衬底上，通过选择掺杂形成N型的掺杂区，作为NMOS的源漏区；PMOS是在N型硅的衬底上，通过选择掺杂形成P型的掺杂区，作为PMOS的源漏区。如图所示，两块源漏掺杂区之间的距离称为沟道长度L，而垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。对于这种简单的结构，器件源漏是完全对称的，只有在应用中根据源漏电流的流向才能最后确认具体的源和漏。器件的栅是具有一定电阻率的多晶硅材料，这也是硅栅MOS器件的命名根据。在多晶硅栅与衬底之间是一层很薄的优质二氧化硅，处于两个导电材料之间的这一层二氧化硅是用于绝缘这两个导电层，它是绝缘介质。从结构上看，多晶硅栅-二氧化硅介质-掺杂硅衬底形成了一个典型的平板电容器，通过对栅电极施加一定极性的电荷，就必然地在硅衬底上感应等量的异种电荷。这样的平板电容器的电荷作用方式正是MOS器件工作的基础。 图2.2~图2.4说明了NMOS器件工作的基本原理。当在NMOS的栅上施加相对于源的正电压VGS时，栅上的正电荷在P型衬底上感应出等量的负电荷，随着VGS的增加，衬底中接近硅-二氧化硅界面的表面处的负电荷也越多。其变化过程如下：当VGS比较小时，栅上的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷，这是因为衬底是P型的半导体材料，其中的多数载流子是正电荷空穴，栅上的正电荷首先是驱赶表面的空穴，使表面正电荷耗尽，形成带负电的耗尽层。这时，虽然有VDS的存在，但因为没有可运动的电子，所以，并没有明显的源漏电流出现。增加VGS，耗尽层向衬底下部延伸，并有少量的电子被吸引到表面，形成可运动的电子电荷，随着VGS的增加，表面积累的可运动电子数量越来越多。这时的衬底负电荷由两部分组成：表面的电子电荷与耗尽层中的固定负电荷，如果不考虑二氧化硅层中的电荷影响，这两部分负电荷的数量之和等于栅上的正电荷的数量。当电子积累达到一定的水平时，表面处的半导体中的多数载流子变成了电子，即相对于原来的P型半导体，具有了N型半导体的导电性质，这种情况称为表面反型。根据晶体管理论，当NMOS晶体管表面达到强反型时所对应的VGS值，称为NMOS晶体管的阈值电压VTN。这时，器件的结构发生了变化，自左向右，从原先的N-P-N结构，变成了N-N-N结构，表面反型的区域被称为沟道区。在VDS的作用下，N型源区的电子经过沟道区到达漏区，形成由漏流向源的源漏电流。显然，VGS的数值越大，表面处的电子密度越大，相对的沟道电阻越小，在同样的VDS的作用下，源漏电流越大。当VDS的值很小时，沟道区近似为一个线性电阻，此时的器件工作区称为线性区，其电流-电压特性如图2.3所示。 图2.2 NMOS处于导通时的状态 图2.3 线性区的I-V特性 当VGS大于VTN且一定时，随着VDS的增加，NMOS的沟道区的形状将逐渐的发生变化。在VDS较小时，沟道区基本上是一个平行于表面的矩形，当VDS增大后，都相对于源端的电压VGS和VDS在漏端的差值逐渐减小，并且因此导致漏端的沟道区变薄，当达到VDS=VGS-VTN时，在漏端形成了VDS-VGS=VTN的临界状态，这一点被称为沟道夹断点，器件的沟道区变成了楔形，最薄的点位于漏端，而源端仍维持原先的沟道厚度。器件处于VDS=VGS-VTN的工作点被称为临界饱和点。其状态如图2.4所示，这时的NMOS晶体管的电流-电压特性发生弯曲，不再保持线性关系，如图2.5所示。在临界饱和点之前的工作区域称为非饱和区，显然，线性区是非饱和区中VDS很小时的一段。 继续在一定的VGS条件下增加VDS，（VDSVGS-VTN），在漏端的导电沟道消失，只留下耗尽层，沟道夹断点向源端趋近。由于耗尽层电阻远大于沟道电阻，所以这种向源端的趋近实际上位移值△L很小，大于VGS-VTN的部分电压落在很小的一段由耗尽层构成的区域内，有效沟道区内