计算机组成原理_第7章_总线范例.ppt

第7章 总线;总线是连接多个部件的信息传输线，是各种部件共享的传输介质。总线概念与总线分类已经在第一章中进行了论述。从狭义的角度来说，总线就是指连接CPU、主存、I/O各大计算机部件的系统总线。本章主要讨论的就是这类总线。;7.1 总线概述7.1.1 总线的组成;控制总线中典型的控制信号包括： （1）存储器写(Memory Write)：将数据总线上的数据写入被寻址的存储单元。 （2）存储器读(Memory Read)：将所寻址的存储单元中的数据放到数据总线上。 （3）I/O写（I/O Write）：将数据总线上的数据输出到被寻址的I/O端口内。 （4）I/O读（I/O Read）：I/O端口的数据放到数据总线上。 （5）总线请求（Bus Request）：某个模块需要获得总线的控制。 （6）总线允许（Bus Grant）：发出请求的模块已经被允许控制总线。 （7）数据确认（Date ACK）：数据已经被接收，或已经放到了总线上。 （8）中断请求（Interrupt Request）：某个中断正在请求。 （9）中断确认（Interrupt ACK）：确认请求的中断已经被识别。 （10）时钟（Clock）：用于同步操作。 （11）复位（Reset）：初始化所有模块。;7.1.2 总线性能指标;4、总线复用：通常地址总线与数据总线在物理上是分开的两种总线，地址总线传输地址码，数据总线传输数据信息。为了提高总线的利用率，优化设计，将地址总线和数据总线共用一组物理线路，只是某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。这叫做总线的多路复用。 5、信号线数：即地址总线、数据总线和控制总线三种总线数的总和。 6、总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。 7、其它指标：如负载能力问题。由于不同的电路对总线的负载是不同的，即使同一电路板在不同的工作频率下，总线的负载也是不同的，因此，总线负载能力的指标不是太严格的。通常用可连接扩充电路板数来反映总线的负载能力。此外，还有如电源电压是5V还是3V、总线能否扩展64位宽度等等，这些指标也十分重要;表7-1几种流行的微型计算机总线性能;7.1.3 总线标准;1．ISA (Industrial Standard Architecture)总线。它是IBM为了采用全16位的CPU而推出的，又称AT总线，它使用的总线时钟独立于CPU，因此CPU可以采用比总线频率更高的时钟，它有利于CPU性能的提高；由于ISA总线没有支持总线仲裁的硬件逻辑，因此它不能支持多台主设备（即不支持多台具有申请总线控制权的设备）系统；由于ISA上的所有数据的传送必须通过CPU或DMA（直接存储器存取）接口来管理，因此使CPU花费了大量时间来控制与外部设备交换数据。ISA总线时钟频率为8MHz，最大传输率为16MB/s，数据线为16位，地址线为24位。 2．EISA（Extended Industrial Standard Architecture）总线。它是一种在ISA基础上扩充开发的总线标准，与ISA可以完全兼容。它从CPU中分离出了总线控制权，是一种具有智能化的总线，能支持多总线主控和突发方式的传输，提供多处理器控制功能。EISA总线的时钟频率为8MHz，最大传输率为33MB/s，数据总线为32位，地址总线为32位，扩充DMA访问范围达232。但由于其结构比较复杂，成本高，并未得到广泛推广。 ;3．VESA（Video Electronic standard Association）总线或称VL-BUS总线。它是由视频电子标准协会）提出的局部总线标准。所谓的局部总线是指在系统外，为两个以上模块提供的高速传输信息通道。VESA是由CPU总线演化而来，采用CPU的时钟频率达33MHz, 数据总线为32位，可扩展到64位，最大传输率达到132MB/s。它配有局部控制器。通过局部控制器的判断，将高速I/O直接挂在CPU上，实现CPU与高速外设之间的高速数据交换。但是该总线存在着规范定义不严格，兼容性差、总线速度受CPU速度影响等缺陷。 4．PCI（Peripheral Component Interconnect）总线。它是由Intel公司提供的总线标准。它与CPU时钟频率无关，自身采用33MHz总线时钟，数据总线为32位，可扩充到64位，数据传输率达132MB/s~246MB/s。PCI比VESA规范定义严格，因而具有很好的兼容性，与ISA, EISA总线均可兼容，可以转换为标准的ISA, EISA。它能支持无限读写突发方式，速度比直接使用CPU总线的局部总线快。它可视为CPU与外设之间的一个中间层，通过PCI桥路（PCI控制器）与CPU相连。;5．PCI Express总线。它